內容簡介
《Verilog HDL數字設計與綜合(第2版)》從用戶的角度全面闡述了Verilog HDL語言的重要細節和基本設計方法,並詳細介紹了Verilog 2001版的主要改進部分。《Verilog HDL數字設計與綜合(第2版)》重點關注如何套用Verilog語言進行數字電路和系統的設計和驗證,而不僅僅講解語法。全書從基本概念講起,並逐漸過渡到程式語言接口以及邏輯綜合等高級主題。書中的內容全部符合Verilog HDL IEEE 1364-2001標準。
作者簡介
Samir Palnitkar目前是美國Jambo Systems公司總裁。Jambo Systems公司是一流的專用積體電路(ASIC)設計和驗證服務公司,專門從事高級微處理器、網路和通信晶片的設計服務。Palnitkar先生曾創辦一系列小型的高科技公司。他是Integrated Intellectual Property公司的創辦人。
圖書目錄
第一部分 Verilog基礎知識.
第1章 VerilogHDL數字設計綜述
1.1 數字電路CAD技術的發展歷史
1.2 硬體描述語言的出現
1.3 典型設計流程
1.4 硬體描述語言的意義
1.5 VerilogHDL的優點
1.6 硬體描述語言的發展趨勢
第2章 層次建模的概念
2.1 設計方法學
2.2 四位脈動進位計數器
2.3 模組
2.4 模組實例
2.5 邏輯仿真的構成
2.6 舉例
2.7 小結
2.8 習題
第3章 基本概念
3.1 詞法約定
3.2 數據類型
3.3 系統任務和編譯指令
3.4 小結
3.5 習題
第4章 模組和連線埠
4.1 模組
4.2 連線埠
4.3 層次命名
4.4 小結
4.5 習題
第5章 門級建模
5.1 門的類型
5.2 門延遲
5.3 小結
5.4 習題
第6章 數據流建模
6.1 連續賦值語句
6.2 延遲
6.3 表達式.操作符和運算元
6.4 操作符類型
6.5 舉例
6.6 小結
6.7 習題
第7章 行為級建模
7.1 結構化過程語句
7.2 過程賦值語句
7.3 時序控制
7.4 條件語句
7.5 多路分支語句
7.6 循環語句