本書根據EDA課程教學要求,以提高數字設計能力為目的,系統闡述數字系統開發的相關知識,主要內容包括EDA技術、FPGA/CPLD器件、Verilog硬體描述語言等。全書以Quartus Ⅱ、Synplify Pro軟體為平台,以Verilog—1995和Verilog—2001語言標準為依據,以可綜合的設計為重點,通過大量經過驗證的數字設計實例,系統闡述數字系統設計的方法與技術,由淺入深地介紹Verilog工程開發的知識與技能。
本書的特點是:著眼於實用,緊密聯繫教學實際,實例豐富。全書深入淺出,概念清晰,語言流暢。可作為電子、通信、微電子、信息、電路與系統、通信與信息系統及測控技術與儀器等專業本科生和研究生的教學用書,也可供從事電路設計和系統開發的工程技術人員閱讀參考。
本書配有教學課件,可從華信教育資源網免費下載。
基本介紹
- 書名:數字系統設計與Verilog HDL(第4版)
- 作者:王金明
- ISBN:9787121124259
- 定價:39.90元
- 出版社:電子工業出版社
- 出版時間:2011-1-1
- 裝幀:平裝
- 開本:1/16
- 字數:659000
- 版次:1