Verilog數字系統設計教程

內容簡介

全書共分4部分。第一部分共8章，即Verilog數字設計基礎篇，可作為本科生的入門教材。第二部分共10章，即設計和驗證篇，可作為本科高年級學生或研究生學習數字系統設計的參考書。第三部分為實踐篇，共提供12個上機練習和實驗範例。第四部分是語法篇，即Verilog 硬體描述語言參考手冊；IEEE Verilog13642001標準簡介，以反映Verilog語法的最新變化，可供讀者學習、查詢之用。

本書的教學方式以每2學時講授一章為宜，每次課後需要花10 h複習思考。完成10章學習後，就可以開始做上機練習，由簡單到複雜，由典型到一般，循序漸進地學習Verilog HDL基礎知識。按照書上的步驟，可以使大學電子類及計算機工程類本科及研究生，以及相關領域的設計工程人員在半年內掌握Verilog HDL設計技術。

本書可作為電子工程類、自動控制類、計算機類的大學本科高年級及研究生教學用書，亦可供其他工程人員自學與參考。

作品鑑賞

本書講述了自20世紀90年代開始在美國和其他先進的工業化國家逐步推廣的利用硬體描述語言（Verilog HDL）建模、仿真和綜合的設計複雜數字邏輯電路與系統的方法和技術。書中內容從算法和計算的基本概念出發，講述如何由硬線邏輯電路來實現複雜數字邏輯系統的方法。

作品目錄

第一部分 Verilog數字設計基礎

第1章 Verilog的基本知識

1.1 硬體描述語言HDL

1.2 Verilog HDL的歷史

1.2.1 什麼是Verilog HDL

1.2.2 Verilog HDL的產生及發展

1.3 Verilog HDL和 VHDL的比較

1.4 Verilog的套用情況和適用的設計

1.5 採用Verilog HDL設計複雜數字電路的優點

1.5.1 傳統設計方法——電路原理圖輸入法

1.5.2 Verilog HDL設計法與傳統的電路原理圖輸入法的比較

1.5.3 Verilog的標準化與軟核的重用

1.5.4 軟核、固核和硬核的概念及其重用

1.6 採用硬體描述語言(Verilog HDL)的設計流程簡介

1.6.1 自頂向下(Top_Down)設計的基本概念

1.6.2 層次管理的基本概念

1.6.3 具體模組的設計編譯和仿真的過程

1.6.4 具體工藝器件的最佳化、映像和布局布線

小結

思考題

第2章 Verilog語法的基本概念

概述

2.1 Verilog模組的基本概念

2.2 Verilog用於模組的測試

小結

思考題

第3章模組的結構、數據類型、變數和基本運算符號

概述

3.1 模組的結構

Verilog數字系統設計教程

基本介紹

內容簡介

作品鑑賞

作品目錄

相關詞條

熱門詞條