比例縮小法則是在MOS-FET積體電路設計時經常套用的一個規則，跟摩爾定律類似，是人為總結出來的微電子工藝發展的一個規律，只是其更客觀，有物理理論支撐。
比例縮小法則是在MOS-FET積體電路設計時經常套用的一個規則，跟摩爾定律類似，也是人為總結出來的微電子工藝發展的一個規律，只是其更客觀，有物理理論支撐。具體來說，“比例縮小”是指，在電場強度和電流密度保持不變的前提下，如果MOS-FET的尺寸和電壓、電流縮小到1/k，有源區的摻雜濃度提高k倍，那么電晶體的延遲時間將縮短為原來的1/k，功耗降低為原來的1/k。K為比例縮小係數。其中，MOS-FET的尺寸包括溝道長度（即特徵尺寸）、柵長（溝道寬度）、柵氧化膜的厚度等等。
顯然，按比例縮小後，能輕鬆提升積體電路的性能，並且降低功耗，而且電晶體的尺寸減小了，整個晶片占用的面積也會減少，可能降低成本（“可能”的原因是還需要與工藝升級帶來的成本上升來比較）。
前面定義的“比例縮小”有一個前提是保持電場強度不變，因此也叫“恆定電場比例縮小”；這是一種理想的模型，是全方位的按比例縮小。實際上使用的是“恆定電壓比例縮小”，即只有器件的尺寸縮小，電壓保持不變。
在1 um以上線寬的工藝時代，曾經使用過λ設計規則。λ是某個工藝中的最小尺寸，版圖設計時所有尺寸都是λ的倍數，改變工藝時只需要改變λ的值即可，有利於新工藝導入時進行“按比例縮小”。實際操作中是做不到所有尺寸都按比例縮小的，到了亞微米、深亞微米工藝時代，微電子工業上通常使用“微米設計規則”來表示積體電路版圖中的各個尺寸，即用自由格式來分別定義每個尺寸的絕對值，不存在比例關係，或者使用符號布圖系統，以準確地定義出設計規則，最大化地利用布局布線空間。因此，在這裡“比例縮小法則”只是有助於我們理解微電子工藝升級對積體電路性能提升所起的作用，目前微電子工藝實際使用的多是“綜合比例縮小”，即根據設計需求，器件尺寸和電壓分別採用不同的係數進行縮小。
