基本介紹
- 書名：模擬電路與數字電路(第2版
- 作者：林捷、楊緒業、郭小娟
- ISBN：9787115247209
- 頁數：309 頁
- 定價：35.00 元
- 出版社：人民郵電出版社
- 出版時間：2011年2月
- 開本：16 開
內容提要,目錄,
內容提要
其是根據國家教委高等學校工科《電子技術基礎課程教學基本要求》，參照非電類模擬電路和數字電路課程教學大綱編寫的。
本書分為上、下兩篇，共11章。上篇為模擬部分，共4章，內容包括：半導體基礎知識，放大電路基礎，集成運算放大器，正弦波振盪電路。下篇為數字部分，共7章，內容包括：數字邏輯基礎，門電路，組合邏輯電路，時序邏輯電路，脈衝產生與整形電路，數/模和模/數轉換器，半導體存儲器和可程式邏輯器件。
本書既注重基本概念、基本原理的介紹，又強調實際套用，其內容力求敘述簡明扼要，通俗易懂。
目錄
上篇 模擬部分
第1章 半導體器件 1
1.1 半導體基礎知識 1
絕大部分二端器件（即晶體二極體）的基本結構是一個PN結。利用不同的半導體材料、採用不同的工藝和幾何結構，已研製出種類繁多、功能用途各異的多種晶體二極，可用來產生、控制、接收、變換、放大信 號和進行能量轉換。晶體二極體的頻率覆蓋範圍可從低頻、高頻、微波、毫米波、紅外直至光波。三端器件一 般是有源器件，典型代表是各種電晶體（又稱晶體三極體）。電晶體又可以分為雙極型電晶體和場效應電晶體兩 類。根據用途的不同，電晶體可分為功率電晶體微波電晶體和低噪聲電晶體。除了作為放大、振盪、開關用的 一般電晶體外，還有一些特殊用途的電晶體，如光電晶體、磁敏電晶體，場效應感測器等。這些器件既能把一些 環境因素的信息轉換為電信號，又有一般電晶體的放大作用得到較大的輸出信號。此外，還有一些特殊器件，如單結電晶體可用於產生鋸齒波，可控矽可用於各種大電流的控制電路，電荷耦合器件可用作攝橡器件或信息存 儲器件等。在通信和雷達等軍事裝備中，主要靠高靈敏度、低噪聲的半導體接收器件接收微弱信號。隨著微波 通信技術的迅速發展，微波半導件低噪聲器件發展很快，工作頻率不斷提高，而噪聲係數不斷下降。微波半導體 器件由於性能優異、體積小、重量輕和功耗低等特性，在防空反導、電子戰、C（U3）I等系統中已得到廣泛的套用 。
1.1.1 本徵半導體 1
本徵半導體（intrinsic semiconductor)
完全不含雜質且無晶格缺陷的純淨半導體稱為本徵半導體。實際半導體不能絕對地純淨，本徵半導體一般是指導電主要由材料的本徵激發決定的純淨半導體。更通俗地講，完全純淨的半導體稱為本徵半導體或I型半導體。矽和鍺都是四價元素，其原子核最外層有四個價電子。它們都是由同一種原子構成的“單晶體”，屬於本徵半導體。
在絕對零度溫度下，半導體的價帶（valence band）是滿帶（見能帶理論），受到光電注入或熱激發後，價帶中的部分電子會越過禁帶（forbidden band/band gap）進入能量較高的空帶，空帶中存在電子後成為導帶（conduction band），價帶中缺少一個電子後形成一個帶正電的空位，稱為空穴（hole），導帶中的電子和價帶中的空穴合稱為電子－空穴對。上述產生的電子和空穴均能自由移動，成為自由載流子（free carrier），它們在外電場作用下產生定向運動而形成巨觀電流，分別稱為電子導電和空穴導電。這種由於電子－空穴對的產生而形成的混合型導電稱為本徵導電。導帶中的電子會落入空穴，使電子－空穴對消失，稱為複合（recombination）。複合時產生的能量以電磁輻射（發射光子photon）或晶格熱振動（發射聲子phonon）的形式釋放。在一定溫度下，電子－空穴對的產生和複合同時存在並達到動態平衡，此時本徵半導體具有一定的載流子濃度，從而具有一定的電導率。加熱或光照會使半導體發生熱激發或光激發，從而產生更多的電子－空穴對，這時載流子濃度增加，電導率增加。半導體熱敏電阻和光敏電阻等半導體器件就是根據此原理製成的。常溫下本徵半導體的電導率較小，載流子濃度對溫度變化敏感，所以很難對半導體特性進行控制，因此實際套用不多。
本徵半導體特點：電子濃度=空穴濃度
1.1.2 本徵激發和兩種載流子 2
1.1.3 雜質半導體 2
定義
在本徵半導體中摻入某些微量元素作為雜質，可使半導體的導電性發生顯著變化。摻入的雜質主要是三價或五價元素。摻入雜質的本徵半導體稱為雜質半導體。製備雜質半導體時一般按百萬分之一數量級的比例在本徵半導體中摻雜。
基本原理
半導體中摻入微量雜質時，雜質原子附近的周期勢場受到干擾並形成附加的束縛狀態，在禁帶中產生附加的雜質能級。能提供電子載流子的雜質稱為施主(Donor)雜質，相應能級稱為施主能級，位於禁帶上方靠近導帶底附近。例如四價元素鍺或矽晶體中摻入五價元素磷、砷、銻等雜質原子時，雜質原子作為晶格的一分子，其五個價電子中有四個與周圍的鍺（或矽）原子形成共價鍵，多餘的一個電子被束縛於雜質原子附近，產生類氫淺能級—施主能級。施主能級上的電子躍遷到導帶所需能量比從價帶激發到導帶所需能量小得多，很易激發到導帶成為電子載流子，因此對於摻入施主雜質的半導體，導電載流子主要是被激發到導帶中的電子，屬電子導電型，稱為N型半導體。由於半導體中總是存在本徵激發的電子空穴對，所以在n型半導體中電子是多數載流子，空穴是少數載流子。
相應地，能提供空穴載流子的雜質稱為受主(Acceptor)雜質，相應能級稱為受主能級，位於禁帶下方靠近價帶頂附近。例如在鍺或矽晶體中摻入微量三價元素硼、鋁、鎵等雜質原子時，雜質原子與周圍四個鍺（或矽）原子形成共價結合時尚缺少一個電子，因而存在一個空位，與此空位相應的能量狀態就是受主能級。由於受主能級靠近價帶頂，價帶中的電子很容易激發到受主能級上填補這個空位，使受主雜質原子成為負電中心。同時價帶中由於電離出一個電子而留下一個空位，形成自由的空穴載流子，這一過程所需電離能比本徵半導體情形下產生電子空穴對要小得多。因此這時空穴是多數載流子，雜質半導體主要靠空穴導電，即空穴導電型，稱為p型半導體。在P型半導體中空穴是多數載流子，電子是少數載流子。在半導體器件的各種效應中，少數載流子常扮演重要角色。
1.1.4 PN結 4
PN結（PN junction）。採用不同的摻雜工藝，通過擴散作用，將P型半導體與N型半導體製作在同一塊半導體（通常是矽或鍺）基片上，在它們的交界面就形成空間電荷區稱PN結。PN結具有單嚮導電性。P是positive的縮寫，N是negative的縮寫，表明正荷子與負荷子起作用的特點。一塊單晶半導體中 ，一部分摻有受主雜質是P型半導體，另一部分摻有施主雜質是N型半導體時 ，P 型半導體和N型半導體的交界面附近的過渡區稱為PN結。PN結有同質結和異質結兩種。用同一種半導體材料製成的 PN 結叫同質結 ，由禁頻寬度不同的兩種半導體材料製成的PN結叫異質結。
1.2 二極體 7
1.2.1 二極體的幾種常見結構 7
1.2.2 二極體的伏-安特性 7
1.2.3 二極體的主要參數 8
1.2.4 二極體極性的簡易判別法 8
1.2.5 二極體的等效電路 9
*1.3 二極體的基本套用電路 9
1.3.1 二極體整流電路 9
1.3.2 橋式整流電路 10
1.3.3 倍壓整流電路 11
1.3.4 限幅電路 12
1.3.5 與門電路 12
*1.4 穩壓管 13
1.4.1 穩壓管的結構和特性曲線 13
1.4.2 穩壓管的主要參數 14
1.5 其他類型的二極體 15
1.5.1 發光二極體 15
1.5.2 光電二極體 16
1.6 三極體 16
半導體三極體又稱“晶體三極體”或“電晶體”。在半導體鍺或矽的單晶上製備兩個能相互影響的PN結，組成一個PNP（或NPN）結構。中間的N區（或P區）叫基區，兩邊的區域叫發射區和集電區，這三部分各有一條電極引線，分別叫基極B、發射極E和集電極C，是能起放大、振盪或開關等作用的半導體電子器件。
1.6.1 三極體的結構及類型 16
1.6.2 三極體的電流放大作用 17
1.6.3 三極體的共射特性曲線 19
1.6.4 三極體的主要參數 21
1.7 場效應管 23
場效應電晶體（Field Effect Transistor縮寫(FET)）簡稱場效應管。由多數載流子參與導電，也稱為單極型電晶體。它屬於電壓控制型半導體器件。具有輸入電阻高（10^8～10^9Ω）、噪聲小、功耗低、動態範圍大、易於集成、沒有二次擊穿現象、安全工作區域寬等優點，現已成為雙極型電晶體和功率電晶體的強大競爭者。
1.7.1 結型場效應管的類型和構造 23
1.7.2 絕緣柵型場效應管的類型和構造 26
1.7.3 場效應管的主要參數 30
本章小結 31
習題 31
第2章 基本放大電路 34
2.1 共發射極放大電路 34
2.1.1 電路的組成 34
2.1.2 放大電路的直流通路和交流通路 35
2.1.4 微變等效電路分析法 39
2.2 放大電路的分析 44
2.2.1 穩定工作點的必要性 44
2.2.2 工作點穩定的典型電路 44
2.2.3 複合管放大電路 47
2.4 共基極電壓放大器 50
2.5 多級放大器 51
2.5.1 阻容耦合電壓放大器 52
*2.5.2 共射-共基放大器 53
2.5.3 直接耦合電壓放大器 55
2.6 差動放大器 57
2.6.1 電路組成 57
2.6.2 靜態分析 59
2.6.3 動態分析 59
2.6.4 差動放大器輸入、輸出的4種組態 61
2.7 放大器的頻響特性 64
2.7.1 三極體高頻等效模型 64
2.7.2 三極體電流放大倍數的頻率回響 66
2.7.3 單管共射放大電路的頻響特性 68
2.8.1 電路的組成 74
2.8.2 場效應管與三極體的比較 77
2.9 功率放大電路 77
2.9.1 概述 77
2.9.2 甲類功率放大電路 78
2.9.3 乙類推挽功率放大電路 79
本章小結 81
習題 82
第3章 集成運算放大器 89
3.1 概述 89
集成運算放大器（Integrated Operational Amplifier）簡稱集成運放，是由多級直接耦合放大電路組成的高增益模擬積體電路。它的增益高（可達60~180dB），輸入電阻大（幾十千歐至百萬兆歐），輸出電阻低（幾十歐），共模抑制比高（60~170dB），失調與飄移小，而且還具有輸入電壓為零時輸出電壓亦為零的特點，適用於正，負兩種極性信號的輸入和輸出。
模擬積體電路一般是由一塊厚約0.2~0.25mm的P型矽片製成，這種矽片是積體電路的基片。基片上可以做出包含有數十個或更多的BJT或FET、電阻和連線導線的電路。
運算放大器除具有+、-輸入端和輸出端外，還有+、-電源供電端、外接補償電路端、調零端、相位補償端、公共接地端及其他附加端等。它的閉環放大倍數取決於外接反饋電阻，這給使用帶來很大方便。
3.1.1 集成運放電路的特點 89
3.1.2 集成運放電路的組成框圖 89
3.2 電流源電路 90
3.2.1 基本電流源電路 91
3.3 集成運放原理電路和理想運放的參數 92
3.3.1 集成運放原理電路分析 92
3.3.2 集成運放的主要參數 93
3.4 理想集成運放的參數和工作區 94
3.4.1 理想運放的性能指標 95
3.4.2 理想運放在不同工作區的特徵 95
3.5 基本運算電路 96
3.5.1 比例運算電路 97
3.5.2 加減運算電路 100
3.5.3 積分和微分運算電路 103
本章小結 105
習題 106
第4章 正弦波振盪電路 111
4.1 概述 111
4.2 正弦波振盪電路的基本原理 111
4.2.1 正弦波振盪電路的振盪條件 111
4.2.2 振盪電路的基本組成、分類及分析方法 113
4.3 LC振盪電路 113
4.3.1 互感耦合振盪電路 114
4.3.2 三點式振盪電路 114
4.4 RC振盪電路 116
4.4.1 RC相移振盪電路 116
4.4.2 文氏橋振盪電路 117
4.5 石英晶體振盪電路 118
本章小結 120
習題 121
下篇 數字部分
第5章 數字邏輯基礎 122
用數位訊號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
5.1.1 數制 122
5.1.2 幾種簡單的編碼 125
5.2 邏輯代數基礎 126
邏輯運算又稱布爾運算布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律 。這一邏輯理論人們常稱它為布爾代數。20世紀30年代，邏輯代數在電路系統上獲得套用，隨後，由於電子技術與計算機的發展，出現各種複雜的大系統，它們的變換規律也遵守布爾所揭示的規律。邏輯運算 (logical operators) 通常用來測試真假值。最常見到的邏輯運算就是循環的處理，用來判斷是否該離開循環或繼續執行循環內的指令。
5.2.1 與運算 126
5.2.2 或運算 127
5.2.3 非運算 128
5.2.4 複合運算 129
5.2.5 正邏輯和負邏輯 130
5.3 邏輯代數的基本關係式和常用公式 131
5.3.1 邏輯代數的基本關係式 131
5.3.2 基本定律 132
5.3.3 常用的公式 133
5.3.4 基本定理 134
5.4 邏輯函式的表示方法 135
5.4.1 邏輯函式的表示方法 135
5.4.2 邏輯函式的真值表表示法 135
5.4.3 邏輯函式式 136
5.4.4 邏輯圖 138
5.4.5 工作波形圖 138
5.5 邏輯函式式的化簡 139
5.5.1 公式化簡法 139
5.5.2 邏輯函式的卡諾圖化簡法 140
5.5.3 具有無關項的邏輯函式的化簡 145
5.6 研究邏輯函式的兩類問題 146
5.6.1 給定電路分析功能 146
5.6.2 給定邏輯問題設計電路 148
本章小結 150
習題 151
第6章 門電路 154
6.1 概述 154
6.2 分立元件門電路 155
6.2.1 二極體與門電路 155
6.2.2 二極體或門電路 156
6.3 TTL集成門電路 158
6.3.1 TTL非門電路 158
6.3.3 集電極開路的門電路 163
6.3.4 三態門電路 165
6.4 CMOS門電路 168
6.4.1 CMOS反相器電路的組成和工作原理 168
6.4.2 CMOS與非門電路的組成和工作原理 169
6.4.3 CMOS或非門電路的組成和工作原理 169
6.4.4 CMOS傳輸門電路的組成和工作原理 171
6.5 積體電路使用知識簡介 172
6.5.1 國產積體電路型號的命名法 172
6.5.2 集成門電路的主要技術指標 172
6.5.3 多餘輸入腳的處理 173
6.5.4 TTL與CMOS的接口電路 173
本章小結 175
習題 175
第7章 組合邏輯電路 178
7.1 概述 178
組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。其邏輯函式如下：
Li=f（A1，A2，A3……An） (i=1，2，3…m)
其中，A1~An為輸入變數，Li為輸出變數。
組合邏輯電路的特點歸納如下：
① 輸入、輸出之間沒有返饋延遲通道；
② 電路中無記憶單元。
對於第一個邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現形式，所以，一個特定的邏輯問題，其對應的真值表是惟一的，但實現它的邏輯電路是多種多樣的。在實際設計工作中，如果由於某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從而能使用其他器件來代替該器件。同時，為了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現邏輯表達式。要求在滿足邏輯功能和技術要求基礎上，力求使電路簡單、經濟、可靠、實現組合邏輯函式的途徑是多種多樣的，可採用基本門電路，也可採用中、大規模積體電路。其一般設計步驟為：
① 分析設計要求，列真值表；
② 進行邏輯和必要變換。得出所需要的最簡邏輯表達式；
③ 畫邏輯圖。
7.1.1 組合邏輯電路的特點 178
7.1.2 組合邏輯電路的分析和設計方法 178
7.2 常用組合邏輯電路 179
7.2.1 編碼器 179
編碼器可按以下方式來分類。
1、按碼盤的刻孔方式不同分類
（1）增量型：就是每轉過單位的角度就發出一個脈衝信號(也有發正餘弦信號，
然後對其進行細分，斬波出頻率更高的脈衝)，通常為A相、B相、Z相輸出，A相、B相為相互延遲1/4周期的脈衝輸出，根據延遲關係可以區別正反轉，而且通過取A相、B相的上升和下降沿可以進行2或4倍頻；Z相為單圈脈衝，即每圈發出一個脈衝。
（2）絕對值型：就是對應一圈，每個基準的角度發出一個唯一與該角度對應二進制的數值，通過外部記圈器件可以進行多個位置的記錄和測量。
2、按信號的輸出類型分為：電壓輸出、集電極開路輸出、推拉互補輸出和長線驅動輸出。
3、以編碼器機械安裝形式分類
（1）有軸型：有軸型又可分為夾緊法蘭型、同步法蘭型和伺服安裝型等。
（2）軸套型：軸套型又可分為半空型、全空型和大口徑型等。
4、以編碼器工作原理可分為：光電式、磁電式和觸點電刷式
7.2.2 優先編碼器 181
7.2.3 解碼器 185
解碼器是組合邏輯電路的一個重要的器件，其可以分為：變數解碼和顯示解碼兩類。 變數解碼一般是一種較少輸入變為較多輸出的器件，一般分為2n解碼和8421BCD碼解碼兩類。 顯示解碼主要解決二進制數顯示成對應的十、或十六進制數的轉換功能，一般其可分為驅動LED和驅動LCD兩類。
解碼是編碼的逆過程，在編碼時，每一種二進制代碼，都賦予了特定的含義，即都表示了一個確定的信號或者對象。把代碼狀態的特定含義“翻譯”出來的過程叫做解碼，實現解碼操作的電路稱為解碼器。或者說，解碼器是可以將輸入二進制代碼的狀態翻譯成輸出信號，以表示其原來含義的電路。
7.2.4 顯示解碼器 189
7.2.5 數據選擇器 191
7.2.6 加法器 195
7.2.7 數值比較器 198
7.3 組合邏輯電路中的競爭-冒險現象 199
7.3.1 競爭-冒險現象 199
7.3.2 競爭-冒險現象的判斷方法 200
本章小結 201
習題 202
第8章 觸發器和時序邏輯電路 205
8.1 概述 205
8.2 觸發器的電路結構與工作原理 205
8.2.1 基本RS觸發器 205
8.2.2 同步RS觸發器的電路結構與工作原理 208
8.2.3 主從RS觸發器的電路結構與工作原理 209
8.3 觸發器邏輯功能的描述方法 214
8.3.1 RS觸發器 214
8.3.2 JK觸發器 215
8.3.3 D觸發器 216
8.3.4 T觸發器 216
8.3.5 觸發器邏輯功能的轉換 217
8.4 時序邏輯電路的分析方法和設計方法 219
8.4.1 同步時序電路的分析方法 219
8.4.2 異步時序邏輯電路的分析方法及舉例 223
8.4.3 同步時序電路的設計方法 224
8.5 常用的時序邏輯電路 228
8.5.1 暫存器和移位暫存器 228
8.5.2 同步計數器 231
8.5.3 移位暫存器型計數器 244
8.6 時序邏輯電路分析設計綜合例題 246
本章小結 248
習題 249
第9章 脈衝產生和整形電路 253
9.1 概述 253
9.2 555定時器的套用 253
9.2.1 555定時器的電路結構 253
9.2.2 用555定時器組成施密特觸發器 255
9.2.3 用555定時器組成單穩態電路 256
9.2.4 用555定時器組成多諧振盪器 258
9.2.5 555定時器的套用電路 260
9.3 石英晶體多諧振盪器 262
9.4 壓控振盪器 263
本章小結 264
習題 264
第10章 數/模和模/數轉換器 266
10.1 概述 266
10.2 數/模轉換器 266
10.2.1 權電阻網路D/A轉換器 266
10.2.2 倒T形電阻網路D/A轉換器 268
10.3 模/數轉換器 269
10.3.1 A/D轉換器的基本組成 269
10.3.2 直接A/D轉換器 271
10.3.3 間接A/D轉換器 275
10.4 A/D和D/A的使用參數 276
10.4.1 A/D和D/A的轉換精度 276
10.4.2 A/D和D/A的轉換速度 277
本章小結 277
習題 277
第11章 半導體存儲器和可程式邏輯器件 279
11.1 半導體存儲器 279
11.1.1 唯讀存儲器 279
11.1.2 ROM的擴展及套用 281
11.1.3 幾種常用的ROM 283
11.2 可程式邏輯器件 284
11.2.2 可程式陣列邏輯 286
11.2.3 可程式通用陣列邏輯器件的基本結構 288
11.2.4 在系統可程式邏輯器件 290
11.3 可程式邏輯器件的編程 296
11.3.1 PLD的開發系統 296
11.3.2 PLD編程的一般步驟 297
11.4 CPLD及FPGA簡介 297
11.4.1 CPLD及FPGA基本結構 297
11.4.2 FPGA/CPLD設計流程 300
