《實用EDA技術與VHDL教程》是2011年5月出版的圖書，作者是趙岩、林白、王志強。該書介紹eda套用技術。
基本介紹
- 書名：實用EDA技術與VHDL教程
- 作者：趙岩 林白 王志強 編著
- ISBN：978-7-115-24848-0
- 頁數：322 頁
- 定價：38.00 元
- 出版時間：2011年5月
- 裝幀：平裝
- 開本：16 開
內容簡介,圖書目錄,
內容簡介
《實用eda技術與vhdl教程》系統地介紹eda套用技術。全書共6章，第1章介紹了eda技術及cpld/fpga器件原理、結構和特點；第2章介紹了eda常用設計軟體的設計開發流程；第3章和第4章對vhdl設計fpga功能模組進行了講解；第5章系統地講解了vhdl規範化方法以及常見的編程的warning分析，有效地提高了eda技術設計水平；第6章為教學實驗指導，並使讀者對一種開源的sopc系統有一個初步的認識，對進一步深入學習eda技術構築良好基礎。
《實用eda技術與vhdl教程》取材廣泛、全面系統、內容新穎，以培養學生的設計和套用開發能力為主線，重視普及與提高，實用性強，可供高等院校電子工程、通信工程、計算機套用、自動化、儀器儀表等信息類及相關專業的本科生或研究生使用，也可作為eda設計人員的自學參考書。
圖書目錄
第1章 緒論 1
1.1 EDA技術概論 1
1.1.1 EDA技術的發展歷程 2
1.1.2 EDA設計技術的基本特徵 3
1.1.3 EDA設計技術的工具 5
1.1.4 EDA設計技術的發展趨勢 7
1.2 FPGA/CPLD器件概述 8
1.2.1 可程式邏輯器件的發展 8
1.2.2 可程式邏輯器件的分類 10
1.3 可程式邏輯器件的基本結構 15
1.4 簡單的可程式邏輯器件 17
1.4.1 可程式唯讀存儲器(PROM) 17
1.4.2 可程式邏輯陣列(PLA) 19
1.4.3 可程式陣列邏輯(PAL) 22
1.4.4 通用陣列邏輯(GAL) 25
1.5 可程式邏輯器件EPLD和CPLD 32
1.5.1 可擦除的可程式邏輯器件EPLD 32
1.5.2 複雜的可程式邏輯器件CPLD 35
1.6 現場可程式門陣列FPGA 43
1.6.1 查找表結構 44
1.6.2 多路開關結構 45
1.6.3 多級與非門結構 46
1.7 FPGA的結構原理 46
1.7.1 Spartan-II和Spartan-IIE系列FPGA的結構框圖 48
1.7.2 Spartan-II和Spartan-IIE系列FPGA的組成部分 49
1.7.3 Virtex-II系列FPGA的結構框圖 55
1.7.4 Virtex-II系列FPGA的組成部分 57
習題 64
第2章 EDA常用設計軟體介紹 66
2.1 Xilinx ISE軟體概述 66
2.1.1 設計輸入 68
2.1.2 綜合與布局布線 73
2.1.3 功能仿真 78
2.1.4 用ModelSim進行行為級仿真 80
2.2 Actel Libero IDE軟體概述 81
2.2.1 設計輸入 83
2.2.2 功能仿真 88
2.2.3 綜合與布局布線 91
2.2.4 編程下載 97
2.3 Altera Quartus II開發流程 98
2.3.1 設計輸入 100
2.3.2 綜合 101
2.3.3 布局布線 102
2.3.4 仿真 103
2.3.5 編程與配置 106
2.3.6 QuartusⅡ的常用設定 107
習題 109
第3章 VHDL硬體描述語言 110
3.1 VHDL的基本元素 110
3.1.1 標識符 110
3.1.2 數據對象 112
3.1.3 數據類型 116
3.1.4 運算符和操作符 122
3.2 VHDL程式的基本結構 126
3.2.1 實體說明 129
3.2.2 結構體 132
3.2.3 程式包 137
3.2.4 庫 139
3.3 VHDL的主要語句 142
3.3.1 進程語句 142
3.3.2 信號賦值語句 146
3.3.3 順序描述語句 150
3.3.4 並行描述語句 167
3.3.5 GENERIC語句 170
3.3.6 GENERATE語句 172
3.3.7 BLOCK語句 176
3.3.8 過程及函式 180
3.4 VHDL的屬性描述 188
3.4.1 值類屬性 189
3.4.2 函式類屬性 191
3.4.3 信號類屬性 196
3.4.4 數據類型類屬性 199
3.4.5 數據範圍類屬性 200
3.5 VHDL中的配置 201
3.5.1 默認連線和默認配置 201
3.5.2 元件配置 203
3.5.3 塊的配置 206
3.5.4 結構體配置 208
習題 209
第4章 有限狀態機設計 210
4.1 狀態機 210
4.2 不帶控制輸入的狀態機 210
4.3 帶控制輸入的狀態機 215
4.4 狀態機的無用狀態處理 218
4.5 用狀態機設計多通道A/D轉換 219
習題 229
第5章 VHDL規範化標準及常見Warning分析 230
5.1 編碼設計 230
5.2 可綜合代碼描述規則 231
5.2.1 復位 232
5.2.2 時鐘 234
5.2.3 接口異步信號處理 236
5.2.4 暫存器和鎖存器 237
5.2.5 有限狀態機 239
5.2.6 使用If-then-else的有優先權的解碼器 243
5.2.7 使用Case語句的多路復用 243
5.2.8 解碼器 244
5.2.9 計數器 244
5.2.10 運算 245
5.2.11 輸入/輸出(I/O) 247
5.2.12 異步設計 248
5.3 設計最佳化 248
5.3.1 標準單元實現 249
5.3.2 複雜邏輯單元共享 249
5.3.3 中間信號 249
5.3.4 針對目標FPGA的最佳化 250
5.3.5 綜合工具設定最佳化 250
5.4 常見Warning分析及消除 251
習題 253
第6章 EDA技術綜合實驗指導 254
6.1 綜合實驗1-頻率測量設計 254
6.1.1 系統設計 255
6.1.2 模組設計與實現 260
6.2 綜合實驗2-UART設計 269
6.2.1 系統設計 273
6.2.2 模組設計與實現 290
6.3 綜合設計與實驗 321
參考文獻 322
