System Verilog 驗證方法學

System Verilog 驗證方法學

《SystemVerilog驗證方法學》是2007年北京航空航天大學出版社出版的圖書,作者是伯傑龍(Bergerpm,J.)。

基本介紹

圖書信息,內容簡介,作者簡介,目錄,

圖書信息

作 者:(美)伯傑龍(Bergerpm,J.) 等著,夏宇聞等譯
出版時間:2007-5-1字 數:683000
版 次:1頁 數:467
印刷時間:2007-5-1
紙 張:膠版紙
ISBN:9787811240795
包 裝:平裝

內容簡介

本書藉助許多用SystemVerilog編寫的例子,介紹和說明一套完整的驗證方法學。它涵蓋了所有最新的驗證技術,其中包括:驗證計畫制定、 TestBench架構、受約束隨機激勵產生、以覆蓋率為主導(coverage-driven) 的驗證、基於斷言(assertion-based)的驗證、形式化分析,以及基於一個開放、完善的方法學上的系統級驗證。此外,本書也包括標準程式庫、VMM 和VMM檢查器,從而可幫助縮短驗證開發的時間。
本書可作為電子工程類、自動控制類、計算機類的大學本科高年級學生及研究生教學用書,亦可供其他工程人員自學與參考。

作者簡介

Janick Bergeron是為Synopsys公司工作的科學家,一本最暢銷的書Writing Testbench-es:Functional Verification of HDL Models的作者,他也是驗證規範仲裁主持人。他曾經在滑鐵盧(Waterloo)大學獲得電子工程碩士學位,在魁北克西谷提密(du Quebeca Chicoutime)大學獲得工程學士學位,並在俄勒崗(Orgon)大學獲得MBA學位。

目錄

專家推薦
譯者序
序言
前言
本書是如何組織的
如何閱讀本書
附加資料來源
感謝
第1章 導論
驗證生產率
提高生產率
驗證組件
基於接口的設計
針對驗證的設計
使用斷言的好處
方法學的實現
方法學的採納
指導原則
基本的編碼指導原則
術語的定義
第2章 驗證計畫
計畫過程
功能驗證的需求
驗證環境的需求
驗證計畫的實現方案
回響檢查
嵌入式監視器
斷言
精確性
記分板
參考模型
離線檢查
總結
第3章 斷言
斷言的指定
斷言語言基本知識
DUT(被測設計)內部信號上的斷言
外部接口上的斷言
斷言編碼的指導原則
覆蓋率屬性
基於斷言的可重用檢查器
簡單檢查器
基於斷言的驗證IP
基於斷言的IP結構
文檔與發行內容
斷言的鑑定
總結
第4章 測試平台的基本結構
測試平台的架構
信號層
指令層
功能層
場景層
測試層
仿真控制
訊息服務
數據和事務
類屬性/據成員
方法
第5章 激勵與回響
第6章 針對覆蓋率的驗證
第7章 用於形式化驗證的斷言
第8章 系統級驗證
第9章 處理器集成驗證
附錄A VMM標準庫技術說明書
附錄B VMM檢查器庫
附錄C XVC標準庫技術說明書
附錄D 軟體驗證框架
索引
作者介紹

相關詞條

熱門詞條

聯絡我們