基本介紹
- 外文名：Compute Express Link
- 別名：CXL
技術概述,核心技術,發展歷程,技術規格與演進,套用場景與案例,市場與生態,與其他技術的對比,挑戰與展望,參見,
技術概述
Compute Express Link（CXL）是一種開放標準的高速快取一致性互連協定，用於連線處理器、記憶體擴展設備和加速器。該協定由英特爾主導並與行業其他參與者協作開發，旨在實現處理器、記憶體與GPU、FPGA等協處理器之間的高速、一致性互動。
CXL的核心特性包括高頻寬、低延遲和記憶體一致性。其高頻寬特性體現在數據傳輸速率上，例如CXL 3.0基於PCIe 6.0，速率達64 GT/s；CXL 4.0規範已於2025年11月發布，數據速率提升至128 GT/s。CXL協定定義了三個子協定，共同工作以實現其功能：CXL.io（用於設備發現、初始化和I/O操作，功能上等同於PCIe）、CXL.cache（使加速器等設備能高效快取主機記憶體）和CXL.mem（使主機處理器能使用載入/存儲命令直接訪問設備記憶體）。基於對這些協定的支持組合，CXL標準定義了三種設備類型：Type 1（如智慧型網卡）、Type 2（如帶有本地記憶體的GPU/FPGA加速器）和Type 3（如記憶體擴展器或記憶體池設備）。CXL技術維護CPU記憶體空間和連線設備上的記憶體之間的記憶體一致性，並基於現有的PCIe物理層和電氣接口構建，具備高頻寬和高可擴展性特點。
CXL旨在解決數據中心面臨的“記憶體牆”問題，該問題是指處理器（CPU/GPU等）的運算速度增長遠快於記憶體頻寬和訪問延遲的改善速度，導致處理器經常需要等待數據從記憶體中讀取，形成性能瓶頸，這在多核處理器和AI/ML等數據密集型套用中尤為突出。
核心技術
CXL協定包含CXL.io、CXL.cache和CXL.memory三個基礎子協定。CXL.io協定在功能上等同於PCIe協定，用於設備的初始化、連結、發現和暫存器訪問，是所有CXL設備必須支持的通信基礎。CXL.cache協定使加速器能夠高效訪問和快取主機記憶體以提高性能。CXL.memory協定使主機處理器能夠使用載入/存儲命令訪問設備連線的記憶體。
CXL聯盟定義了三種主要的設備類型。Type 1設備通常指通過PCIe插槽安裝的加速卡或附加卡，例如網卡，其本身沒有本地記憶體，通過CXL.io和CXL.cache協定與主機通信。Type 2設備在具備Type 1設備功能的基礎上，增加了本地記憶體，通常用於GPU等場景，支持CXL.io、CXL.cache和CXL.memory協定。Type 3設備是記憶體擴展設備或記憶體緩衝區，用於擴展記憶體頻寬和容量，支持CXL.io和CXL.memory協定。
CXL 3.0規範於2022年8月發布，其單鏈路數據傳輸速率提升至64 GT/s，並引入了Fabric功能、多頭設備、增強的記憶體池、多級交換以及增強的一致性等特性。CXL 4.0規範也於2025年11月發布，數據速率達到128 GT/s。
在CXL 3.0版本中，協定的數據傳輸單元Flit支持256位元組的數據負載，而CXL 2.0僅支持68位元組。CXL 3.0引入了三種類型的Flit格式：標準的256位元組Flit、延遲最佳化的LO Flit以及PBR Flit。
CXL 3.0消除了CXL 2.0中對單個CXL根連線埠下游可連線的Type-1或Type-2設備數量的限制。在CXL 3.0中，一個CXL根連線埠可以支持Type-1、Type-2和Type-3設備的完全混合匹配連線。
CXL 3.0通過支持M2S反向無效監聽通道改進了存儲協定行為。CXL 3.0更新了具有記憶體的設備的快取一致性協定，取代了早期版本中使用的基於偏差的一致性方法。
CXL 2.0提供了記憶體池功能，但要求為每個主機分配專用的記憶體段。CXL 3.0引入了真正的記憶體共享，利用增強的一致性語義，多個主機可以擁有一個共享記憶體段的一致副本。
CXL 3.0將鏈路層的重試機制重新遷移到物理層實現。
發展歷程
2019年3月，由英特爾牽頭，聯合阿里巴巴、思科、戴爾EMC、Facebook、谷歌、HPE、華為和微軟等公司共同成立了CXL聯盟，旨在共同發展CXL開放互連技術並制定相應規範。聯盟成立之初便推出了CXL 1.0協定標準，隨後發布了改進的CXL 1.1規範。2020年11月，聯盟發布了CXL 2.0規範，該版本主要增加了記憶體池的支持，以最大限度地提高記憶體利用率，並且提供了對持久性記憶體的標準化管理，同時向後兼容CXL 1.1和CXL 1.0。2022年8月，CXL聯盟發布了CXL 3.0規範，該版本在物理層基於PCIe 6.0實現，頻寬翻倍至64 GT/s，並引入了Fabric概念、支持多級交換、增強的記憶體共享與一致性、對等通信（P2P）等，同時保持與CXL 2.0相同的延遲水平。
2023年11月，CXL聯盟發布了CXL 3.1規範，該版本是對CXL 3.0的漸進性更新，引入了對DDR6記憶體的支持，並增加了對等通信通道。2024年12月，CXL聯盟發布了CXL 3.2規範，該版本最佳化了CXL存儲設備的監控和管理，增強了CXL存儲設備在作業系統和應用程式方面的功能，並通過可信安全協定TSP擴展了安全性。2025年11月，CXL聯盟發布CXL 4.0規範，數據速率進一步提升至128 GT/s。在發展過程中，CXL聯盟先後合併了Gen-Z聯盟（2021年）和OpenCAPI聯盟（2022年8月），獲得了後者的所有技術規格和資產，推動了高速互連行業標準的統一。
2024年至2025年，CXL技術進入加速商業化階段。英特爾推出的至強6系列處理器（包括能效核的Sierra Forest和性能核的Granite Rapids）以及AMD發布的第五代EPYC伺服器處理器（EPYC 9005系列，代號Turin）均首次支持CXL 2.0規範。同時，三星、SK海力士等存儲廠商推出了符合CXL 2.0協定的記憶體產品（如三星的CMM-D 2.0模組，SK海力士的96GB及128GB CXL存儲器），並開始進行客戶驗證或量產。
生態軟體支持也在同步推進。2023年12月，三星與紅帽（Red Hat）合作，首次在真實用戶環境（Red Hat Enterprise Linux 9.3）中成功驗證了CXL記憶體的互操作性。SK海力士也將其自研的異構存儲器軟體開發套件（HMSDK）的主要功能成功搭載於Linux作業系統上。
技術規格與演進
CXL協定自2019年發布以來經歷了多個版本的演進。CXL 1.0於2019年3月發布，基於PCIe 5.0技術構建。CXL 2.0於2020年11月發布，同樣基於PCIe 5.0，並引入了記憶體池化、交換功能、持久記憶體和安全特性。CXL 3.0於2022年8月發布，基於PCIe 6.0，單通道頻寬提升至64 GT/s，並引入了Fabric（結構）概念、支持多級交換、真正的記憶體共享和設備對等通信。CXL 3.1於2023年11月發布，在CXL 3.0基礎上進行了漸進性更新，增強了結構擴展性和可信執行環境（TEE）支持。CXL 3.2於2024年12月公布，最佳化了CXL存儲設備的監控和管理，並通過可信安全協定（TSP）擴展了安全性。CXL 4.0規範於2025年11月發布，數據速率達到128 GT/s。
CXL協定採用PCIe的物理層（PHY）和電氣接口。數據傳輸採用固定寬度的Flit（流控單元），CXL 2.0支持68位元組Flit，而CXL 3.0引入了256位元組的Flit格式，並支持延遲最佳化（LO）Flit等類型。CXL支持多種鏈路寬度，如x2到x16。CXL旨在提供低延遲的記憶體訪問，實際CXL記憶體訪問延遲在百納秒級別（如170-250納秒），高於本地DRAM但遠低於傳統網路或存儲訪問。
CXL協定強調向後兼容性，新版本規範（如CXL 3.0、4.0）均完全向後兼容舊版本（如CXL 2.0、1.1）。CXL協定的持續演進，例如CXL 3.1和CXL 3.2版本在CXL 3.0基礎上進行了漸進性更新，增強了結構擴展性、可信執行環境（TEE）支持，並最佳化了存儲設備的監控、管理及安全協定（如TSP）。
套用場景與案例
在人工智慧與機器學習領域，CXL用於擴展GPU顯存容量並池化KVCache，以解決大模型訓練與推理中的記憶體瓶頸問題。浪潮信息基於CXL記憶體池化技術推出了“存傳一體”的KVCache管理系統MantaKV。北京大學聯合阿里雲等首次提出使用CXL記憶體池來存儲Engram，並將其集成到SGLang框架中，實現了接近本地DRAM的端到端性能。CXL記憶體池化方案支持跨CPU、GPU及其他計算加速器的記憶體資源進行統一定址與調度。
在記憶體擴展與池化方面，通過CXL Type 3設備可以突破單伺服器記憶體容量限制，實現跨伺服器的記憶體資源池化與動態調度。Marvell推出了支持CXL 3.0的Structera S 30260 CXL交換晶片，實現機架級記憶體池化。SMART Modular的CXL AIC擴展卡和CMM-E3S記憶體模組支持記憶體池化與資源共享。
在資料庫套用中，利用CXL記憶體池作為統一緩衝池可以提升資料庫性能並實現快速恢復。阿里雲PolarDB的PolarCXLMem架構在sysbench測試中性能提升超過100%，崩潰恢復速度提升40倍以上。
市場與生態
CXL聯盟成立於2019年3月，由英特爾、阿里巴巴、思科、戴爾EMC、Facebook、谷歌、HPE、華為及微軟共同發起。隨後AMD、ARM、三星等公司相繼加入。截至當前，聯盟成員已超過200家，涵蓋了CPU、GPU、記憶體、存儲、伺服器等全產業鏈。
在CPU廠商方面，英特爾至強6系列處理器支持CXL 2.0，AMD第五代EPYC處理器支持CXL 2.0。記憶體廠商中，三星已推出CMM-D CXL記憶體模組，並與聯想完成驗證，同時發布了CMM-B模組；SK海力士推出CXL記憶體模組，其HMSDK軟體已集成至Linux；美光推出CZ120/CZ122 CXL記憶體擴展模組。晶片與解決方案廠商方面，瀾起科技推出全球首款CXL 2.0 MXC晶片，並已推出CXL 3.1 MXC晶片送樣；Marvell推出Structera S 30260 CXL 3.0交換晶片；Microchip推出SMC 2000系列CXL智慧型存儲控制器。系統與雲廠商方面，阿里雲推出全球首款基於CXL 2.0 Switch的PolarDB資料庫專用伺服器；浪潮信息推出元腦伺服器CXL記憶體擴展方案；超聚變發布CXL 2.0記憶體池解決方案。
據Yole等機構預測，到2028年，全球CXL市場規模將達到150億美元。同時，支持CXL協定的伺服器占比預計將大幅提升，到2027年，所有CPU都將被設計為支持CXL接口。
在生態進展方面，紅帽企業級Linux 9.3作業系統已開始支持並驗證CXL記憶體操作。三星發布了專為CXL記憶體平台設計的開源軟體工具包SMDK。行業套用案例包括：北京大學聯合阿里雲提出使用CXL記憶體池存儲Engram，並集成到SGLang框架中；浪潮元腦KOS基於CXL記憶體池化技術推出KVCache管理系統MantaKV。
國內產業積極參與CXL生態。瀾起科技推出了CXL記憶體擴展控制器MXC晶片。紫光國芯的CXL記憶體擴展主控產品方案獲“年度CXL產品技術創新獎”。得一微電子正在研發新一代CXL系列存儲解決方案。佰維存儲研發了支持CXL 2.0規範的CXL DRAM記憶體擴展模組。
與其他技術的對比
CXL 2.0建立在PCIe 5.0物理層之上，其單通道數據傳輸速率同樣為32 GT/s。與PCIe相比，CXL具有更低的時延，並提供快取一致性和記憶體語義，支持記憶體擴展、記憶體池化以及設備直連記憶體訪問等高級功能。PCIe主要用於通用I/O設備連線，適用於連線GPU、網卡及存儲設備；CXL則更側重於解決CPU與加速器、記憶體擴展設備之間的高效、一致性互聯問題，尤其適用於AI、高性能計算等需要突破記憶體瓶頸的場景。
NVMe是一種運行在PCIe等物理層之上的高效存儲訪問協定，主要用於最佳化固態硬碟(SSD)的訪問性能。而CXL是一種更底層的互連協定，其核心目標是在處理器、記憶體和加速器之間提供高速、快取一致性的連線，支持記憶體擴展和一致性訪問，功能定位不同。
技術基礎上，CXL基於併兼容現有PCIe物理層和生態系統；而CCIX標準則需要定義全新的物理層和控制層，兼容性相對受限。架構兼容性上，CXL兼容x86、Power及ARM等多元處理器架構；CCIX則最初更側重於ARM和Power架構，對x86架構的支持較為有限。套用領域上，CXL憑藉其高頻寬和低延遲，主要聚焦於數據中心、高性能計算及人工智慧領域；CCIX則更注重低功耗與高可靠性，在物聯網及移動設備領域有其套用場景。
Gen-Z與OpenCAPI曾是與CXL競爭的快取一致性互連標準。2021年末，Gen-Z聯盟確認將其所有技術規格和資產轉讓給CXL聯盟。2022年8月，CXL聯盟與OpenCAPI聯盟簽訂契約，將OMI規範和資產全部轉移給CXL聯盟。此舉標誌著CXL在行業標準之爭中勝出，成為伺服器開放互聯領域事實上的統一標準。
挑戰與展望
CXL技術當前面臨的主要挑戰包括記憶體訪問延遲仍高於本地DRAM，約為170-250納秒。其生態系統，特別是軟體棧和套用支持，仍在發展和成熟過程中。同時，開發與GPU、CPU和DRAM兼容的CXL交換設備，設計CXL DRAM模組以及快速開發支持軟體，也是推動CXL生態系統持續壯大的關鍵。
從技術演進角度看，CXL 4.0規範已於2025年11月發布，數據速率達到128 GT/s，較CXL 3.0翻倍。未來，隨著CXL 4.0、UCIe 2.0、Chiplet C2C等技術的落地，CXL技術正與Chiplet、UCIe等先進封裝和互連技術結合。CXL 3.0及後續版本將聚焦記憶體池化智慧型化和多協定協同最佳化。
在套用層面，CXL記憶體池化方案正加速落地，並在AI算力基礎設施中有所套用。例如，已有廠商推出基於CXL的記憶體擴展方案用於大模型推理中的KVCache管理，並推出了“存傳一體”的KVCache管理系統MantaKV。CXL技術憑藉其低延遲特性，有望在汽車電子等對延遲有極致要求的邊緣計算領域拓展套用。長遠來看，CXL將推動可組合式分解基礎設施的普及。
標準化與生態建設方面，CXL聯盟將持續完善規範，推動更廣泛的硬體兼容性和軟體支持。市場預測顯示，支持CXL協定的伺服器占比將持續提升，預計到2027年全球所有CPU都將兼容CXL接口。到2028年，全球CXL市場規模預計將達到150億美元。
