CXL.mem協定是Compute Express Link（CXL）高速互聯標準中定義的三種核心協定之一，專用於記憶體訪問。它允許主機處理器（如CPU）通過載入/存儲命令直接、一致地訪問CXL設備上的記憶體，主要用於實現記憶體擴展，支持易失性和非易失性存儲器。
CXL協定自2019年發布1.0規範以來不斷演進。CXL 2.0版本引入了對記憶體池化的支持；CXL 3.0版本則進一步實現了記憶體共享和多級交換等功能。基於該協定的Type 3記憶體擴展設備是當前主要的套用形式。
基本介紹
- 中文名：CXL.mem協定
- 外文名：CXL.mem
協定概述,技術原理,協定規範,發展歷程,套用與設備類型,市場與產品,
協定概述
CXL.mem是Compute Express Link (CXL) 標準中定義的三大核心協定之一，與CXL.io、CXL.cache並列。該協定主要用於實現主機處理器對CXL設備記憶體的直接、一致性和低延遲訪問，其核心目的是解決處理器與加速器、記憶體擴展設備之間的記憶體互聯與資源共享問題。
通過CXL.mem協定，可將外部設備記憶體擴展為系統主記憶體，突破本地記憶體容量限制，單節點記憶體可擴展至TB級。CXL.mem協定定義了CPU與記憶體設備之間的傳輸接口，支持按位元組定址的載入/存儲事務，使得連線的CXL記憶體對於應用程式而言如同原生DDR記憶體。
相較於傳統PCIe的DMA機制，CXL.mem提供了更低的延遲和更高的數據交換效率。例如，PCIe 5.0的常用延遲指標約為100 ns，而CXL 2.0操作的常用延遲指標約為20-40 ns。
CXL.mem協定是Type 2設備和Type 3設備的關鍵組成部分。其中，Type 3記憶體擴展方案是目前發展最迅速的套用類型。
技術原理
CXL.mem協定是CXL標準中用於記憶體訪問的專用協定，它基於現有的PCIe物理層和電氣接口構建。該協定允許主機處理器使用載入/存儲命令直接、一致地訪問設備附加記憶體，旨在實現低延遲的記憶體擴展和共享。
與本機PCIe事務相比，CXL.mem協定的延遲顯著降低，例如CXL 2.0操作的常用延遲指標約為20-40納秒。CXL.mem事務支持按位元組定址，其載入/存儲命令的訪問語義與本地DDR記憶體類似，因此對於應用程式而言，掛載的CXL存儲器如同原生掛載的DDR存儲器。
CXL.mem協定通過主機管理的設備記憶體解碼器實現關鍵機制。CXL記憶體設備可以將自身記憶體貢獻到系統的物理地址空間，該解碼器負責路由CXL.mem事務，並支持在多個設備間進行地址交織，從而實現記憶體容量的靈活擴展和池化。
在CXL.mem協定的互動模型中，主機CPU作為主設備發起讀寫請求，記憶體設備作為從設備進行回響。事務類型包括從主到從的請求和從從到主的回響，這構成了協定進行記憶體訪問的基本互動框架。
協定規範
CXL.mem協定採用主從（Master-Subordinate）通信模型，主機CPU為Master，記憶體設備為Subordinate。Master負責發起讀寫請求，Subordinate負責回響Master的讀寫請求。
事務分為Master to Subordinate (M2S) 和 Subordinate to Master (S2M) 兩類。M2S事務有兩種訊息類型：無數據的請求(Req)和有數據的請求(RwD)。相應的，S2M事務也有兩種類型：無數據的回響(NDR)和有數據的回響(DRS)。
協定支持服務質量（QoS）遙測機制，記憶體設備可在CXL.mem請求的回響中指示當前負載級別（DevLoad）。這使主機能根據負載級別來衡量對部分設備、單個設備或設備組的CXL.mem請求的速率，從而最佳化記憶體設備的性能，同時限制結構擁塞。
協定涉及CXL HDM Decoder Capability暫存器，用於CXL.mem事務以及針對HDM的UIO事務的路由。
發展歷程
CXL標準包括了CXL.io、CXL.cache和CXL.mem協定。2019年3月11日，基於PCIe 5.0的CXL 1.0規範發布。同年6月，改進後的CXL 1.1規範發布。2020年11月10日，CXL 2.0規範發布，引入了記憶體池化功能並支持CXL交換。2022年8月2日，CXL 3.0規範發布，實現了記憶體共享和多級交換。2023年11月14日，CXL 3.1規範發布，支持DDR6記憶體並實現記憶體與存儲的獨立分離。
套用與設備類型
根據CXL規範，設備主要依據其支持的協定組合分為三種類型：Type 1、Type 2和Type 3。其中，CXL.mem協定是Type 2和Type 3設備的關鍵組成部分。
Type 1設備支持CXL.io和CXL.cache協定，但不支持CXL.mem。這類設備主要套用於智慧型網卡等快取一致性加速器。
Type 2設備支持CXL.io、CXL.cache和CXL.mem三種協定。這類設備如GPU、FPGA等加速卡具有本地記憶體如DDR、HBM，主機CPU可以通過CXL.mem協定一致性地訪問該本地地址空間。
Type 3設備支持CXL.io和CXL.mem協定，是純記憶體擴展設備。主機處理器通過CXL.mem協定，以載入/存儲命令直接、一致地訪問設備上的存儲器包括DRAM、NVRAM等，從而擴展系統記憶體容量和頻寬。CXL.mem事務支持按位元組定址，使得連線的CXL記憶體對應用程式如同原生DDR記憶體。
在目前已落地的CXL產品中，Type 3記憶體擴展設備是發展最迅速、產品最多的類型。
CXL.mem協定及Type 3設備的主要套用場景包括解決數據中心伺服器記憶體容量與頻寬瓶頸，為AI訓練、高性能計算HPC等工作負載提供大記憶體支持，實現記憶體資源的池化與靈活共享，以及解綁CPU與本地記憶體之間的頻寬限制。
相較於本地DDR5記憶體，CXL.mem訪問延遲約為其200%-220%，但通過CXL記憶體與本地記憶體的交錯訪問，可實現更高的聚合頻寬。
市場與產品
CXL (Compute Express Link) 規範自2019年發布1.0版本以來發展迅速，為記憶體市場帶來了新的機遇。其中，Type 3記憶體擴展設備支持CXL.io和CXL.mem協定，能有效解決伺服器記憶體頻寬和容量瓶頸，成為當前發展最迅速、落地產品最多的方向。主要存儲廠商如三星、SK海力士、美光等是CXL記憶體產品的主要推動者。三星於2021年5月推出了業界首款支持CXL的128GBDDR5記憶體模組，並於2022年5月發布512GB版本，2023年5月開發出支持CXL 2.0的128GBDRAM。SK海力士於2022年8月開發了首款基於DDR5 DRAM的CXL記憶體樣品，並於同年10月推出計算記憶體解決方案(CMS)。美光於2023年8月宣布推出其首款用於伺服器的CXL 2.0記憶體擴展模組樣品。瀾起科技於2025年9月宣布推出基於CXL 3.1 Type 3標準設計的記憶體擴展控制器(MXC)晶片M88MX6852，並已開始向主要客戶送樣測試。
藉助CXL.cache和CXL.mem協定實現的快取一致性，CXL記憶體技術能夠幫助數據中心實現記憶體資源的彈性分配和高效利用，從而降低總體擁有成本(TCO)。該技術最佳化了AI訓練與推理等高性能計算工作負載的效率。
