時鐘信號是計算機科學以及相關領域用語，時鐘信號通常被用於同步電路當中，扮演計時器的角色，保證相關的電子組件得以同步運作。
基本介紹
- 中文名：時鐘信號
- 外文名：Clock Signal
- 套用學科：通信、計算機科學
- 領域：信息科學
簡介,時鐘邊沿觸發,同步,時鐘生成方式,套用,時鐘控制信號,工作原理,
簡介
時鐘信號（Clock Signal）是時序邏輯的基礎，用於決定邏輯單元中的狀態何時更新，是有固定周期並與運行無關的信號量。時鐘信號有固定的時鐘頻率，時鐘頻率是時鐘周期的倒數。在電子和尤其是信號的同步數字電路，時鐘信號是信號的一種特殊信號振盪之間的高和低的狀態，信號的利用像一個節拍器協調行動的數字電路，數字時鐘信號基本上是方波電壓，如下圖 一所示︰
圖一：
時鐘信號是由時鐘發生器產生的。它有隻有兩個電平，一是低電平，另一個是高電平。高電平可以根據電路的要求而不同，例如 TTL 標準的高電平是 5V。
雖然使用更複雜的安排，最常見的時鐘信號是在與 50%的占空比，也就是說，高電平和低電平的持續時間是一樣的，通常是一個固定的常數頻率方波的形式。電路使用時鐘信號的同步可能會變得活躍在任一上升沿，下降沿，或在雙數據速率，在上升和下降邊緣的時鐘周期，可以根據數字電路使用需要提供出任何時鐘頻率。
時鐘邊沿觸發
時鐘信號通常被用於同步電路當中，扮演計時器的角色，並組成電路的電子組件。時鐘邊沿觸發信號意味著所有的狀態變化都發生在時鐘邊沿到來時刻。只有當同步信號到達時，相關的觸發器才會按輸入信號改變輸出狀態，使得相關的電子組件得以同步運作。控制邏輯單元狀態量變化的是時鐘信號的上升沿還是下降沿，取決於具體的邏輯設計。
同步
同步是時鐘控制系統中的主要制約條件。同步是指在有效信號沿發生時刻，希望寫入單元的數據也有效。數據有效則是指數據量比較穩定（不發生改變），並且只有當輸入發生變化時數值才會發生變化。由於組合電路無法實現反饋，所以只要輸入量不發生變化，輸出最後最終會是一個穩定有效的量。
時鐘生成方式
時鐘發生器是用一個可以提供方波輸出的振盪器來生成時鐘的。振盪器電路始終使用反饋的方式來使振盪器振盪。通過反饋相應的參數，使得振盪器工作在一個特定頻率。我們有很多不同的方法可以用來製作振盪器。下面圖二你看到是兩個著名的方式。首先是用簡單的逆變器加反饋元件，通常是晶體。
圖二：
晶體是一種精密的電器件，它只允許及其特定的頻率通過。它通常看起來像下面圖三中的樣子，也可以是任何大小和形狀︰
圖三：
當我們在壓電晶體上施加電壓時，因為它只允許同自身共振頻率相同的信號通過，所以它可以產生非常精確的頻率，頻率的大小取決於晶體的大小和特性。這就是為什麼它用來過濾任何其他頻率和修復頻率信號。
在上面所示的電路中，首先假設的逆變器輸入電壓變低，因此輸出變為高電平。在這個很快速的越變過程中，通常包含許多不同頻率的諧波，但只有一個與晶體的頻率相同通過。同理，逆變器輸入電壓變高，則輸出變低。這種現象的持續發生，導致晶體振盪器能夠產生一個固定的頻率方波信號。
套用
我們可以使用時鐘來同步 CPU 的不同進程。 CPU 中的電路可分為時序電路或組合邏輯電路。其中，時序邏輯設備上需要使用時鐘。基本上，時序邏輯設備只能通過上升沿或下降沿來改變周期輸出。
時鐘控制信號
時鐘控制信號（clock control signal），又稱“定時信號”是指通過“關”和“開”控制雙時鐘交替倒換的信號。定時信號是保證整個數字通信系統能完全同步工作的關鍵。對再生中繼器來說，如何獲得定時信號，以便在均衡波的峰值出對均衡波進行判決是至關重要的。
工作原理
定時信號是從傳輸的數位訊號中提取出來的。對於某些接收信號，例如二電平不歸零碼、AMI碼，經頻譜分析可知沒有離散的定時頻率譜線，因此，用窄帶濾波器不能直接濾出定時正弦波來。非線性處理電路是使處理後的信號具有離散的定時頻率譜線。預濾波器是一個線性濾波器，在某些系統中用來減小定時信號的相位抖動。在有些系統中可以不採用預濾波器。如果接收的數位訊號中有離散的定時頻率譜線，那未非線性處理電路也可省略不用。
送到窄帶濾波器的波形中除定時頻率譜線外，還有其他成分（連續功率譜和其他的離散譜線）。窄帶濾波器起一個波形提純的作用，輸出波形接近為一個正弦波。然後，根據判決再生電路對定時脈衝波形的要求，將正弦波正弦為所需定時脈衝。例如，用限幅電路或施密特觸發器可得定時方波，用限幅後微分可得窄脈衝。
窄帶濾波器的提純作用也可以用鎖相環路來實現，窄帶濾波法因電路簡單、經濟而被廣泛採用。鎖相環路法可以得到相位抖動很小的定時信號，隨著集成技術的發展，也得到採用。
在基帶數字傳輸中，大多數場合都採用自定時方式。若數位訊號中沒有定時頻率的離散譜線，則要用非線性處理電路來產生。
