基本介紹
- 中文名：Helios架構
- 產品類型：機架級AI基礎設施架構
- 上市時間：2026年
產品定義,開發背景,技術規格,設計特點,未來展望,
產品定義
Helios架構是AMD與Meta通過開放計算項目（OCP）聯合開發的機架級AI基礎設施架構。該架構採用雙寬機架解決方案，針對下一代AI基礎設施所需的性能、功耗、散熱和可維護性進行了最佳化，並支持Meta的新開放機架寬（ORW）標準。其核心目標是將整個機架的加速器作為單一大型GPU運行。
Helios整合了AMD Instinct MI400系列GPU、代號“Venice”的第六代AMD EPYC CPU、Pensando DPU/NIC以及開放的ROCm軟體棧，旨在提供一個統一的平台。
工程樣品及小批量生產預計於2026年下半年啟動，而大規模量產爬坡可能延後至2027年第二季度。
開發背景
AMD Helios架構於2025年10月在美國加州舉行的OCP全球峰會上首次公開靜態展示，該架構基於Meta在本次會議上推出的ORW雙寬機架規範開發，旨在為下一代AI系統最佳化電源、冷卻和可維護性，其開放與標準化的設計初衷旨在加速系統的上市、部署和投運，並支持OEM/ODM合作夥伴進行差異化定製。Helios架構是AMD與Meta通過開放計算項目聯合開發的，旨在實現可擴展的、機架級的AI基礎設施。在更早的2025年6月，AMD已在加利福尼亞州聖何塞的一次活動中展示了Helios原型，其開發得到了AMD於2025年收購的高性能伺服器製造商ZT Systems團隊的關鍵技術支持。
AMD執行長蘇姿豐表示客戶對這一完整的機架級解決方案興趣濃厚，聯想、HPE等系統供應商已宣布將成為首批採用AMD Helios架構的合作夥伴。根據最新信息，Helios架構的工程樣品及小批量生產預計將於2026年下半年啟動，而大規模量產爬坡可能延後至2027年第二季度。
技術規格
Helios架構的核心硬體採用2nm製程工藝，包括基於Zen 6架構的EPYC Venice中央處理器和Instinct MI455X圖形處理器。EPYC Venice處理器擁有多達256個核心。單個Helios機架整合了18顆EPYC Venice處理器和72顆Instinct MI455X加速器，總計提供超過22600個計算核心。該配置總計擁有31TB的HBM4高頻寬記憶體，總記憶體頻寬達到1.4 PB/s。在AI算力方面，Helios機架可提供最高2.9 exaFLOPS的FP4精度推理性能，其FP8精度AI訓練算力可達1.4 exaFLOPS。在互聯技術上，Helios支持UALink等互聯技術，其縱向擴展頻寬可達260 TB/s，橫向擴展頻寬為43 TB/s。
設計特點
Helios架構作為AMD推出的機架級AI基礎設施架構，其核心設計理念旨在通過全棧最佳化和開放標準解決大規模AI集群的部署與管理挑戰，並將整個機架的加速器作為單個大型GPU來運行。
在硬體集成上，Helios機架整合了18顆基於2nm製程的Zen 6架構EPYC “Venice” CPU與72顆Instinct MI455X GPU。單個機架可提供最高2.9 EFLOPS的FP4AI推理性能，總HBM4記憶體容量達到31TB，總記憶體頻寬高達1.4 PB/s。
該架構通過開放的ROCm軟體棧統一硬體，旨在為AI和高性能計算工作負載提供靈活性、可程式性和創新平台。
為實現大規模晶片協同工作，其集成了AMD Pensando網路技術，並率先支持UALink新互聯技術，結合Infinity Fabric互聯技術提供高頻寬連線，以確保跨GPU、節點和機架的無縫通信。
該架構採用全液冷散熱設計，以滿足高功耗AI晶片的散熱需求，適用於現代化的高功率密度數據中心。
未來展望
Helios架構目前作為參考設計向OEM和ODM合作夥伴發布。其最初預計將於2026年實現批量部署，但工程樣品及小批量生產將於2026年下半年啟動，量產爬坡可能延後至2027年第二季度。
