本書內容包括：PSpice8.0、Multisim2001、Protel 99SE的原理與使用方法、可程式邏輯器件的工作原理、MAX+plus II和Quartus II的使用詳解、硬體描述語言Verilog HDL要點與實例。 本書注重基礎，取材新穎，深入淺出，方便實用，既可作為高等院校電子類、電氣信息類各專業學生的教材，也可作為相關專業工程技術人員的自學參考書。
基本介紹
- 書名：EDA原理與套用
- 出版社：化學工業出版社
- 頁數：342頁
- 開本：16開
- 品牌：化學工業出版社
- 作者：付家才
- 出版日期：2010年9月10日
- 語種：簡體中文
- ISBN：9787502572501, 7502572503
內容簡介,媒體推薦,圖書目錄,
內容簡介
本書內容包括：PSpice8.0、Multisim2001、Protel 99SE的原理與使用方法、可程式邏輯器件的工作原理、MAX+plus II和Quartus II的使用詳解、硬體描述語言Verilog HDL要點與實例。
媒體推薦
前言
本書是普通高等學校工科電類專業的“十一五”規劃教材。電子設計自動化(EDA)技術的發展日新月異，PSpice、EWB、Protel等軟體不斷升級，因此，我們在2001年出版的《EDA原理與套用》一書的基礎上，進行了重新編寫。第二版仍維持第一版突出理論與實踐相結合的風格，由淺入深地介紹各仿真軟體的使用方法、可程式邏輯器件的基本套用。
本書共分為上、下兩篇，上篇為電子電路設計、仿真與制板，下篇為專用積體電路設計基礎。上篇內容共分四章，第1章介紹PSPICE8.0、第2章介紹Multisim2001、第3章介紹Protel 99SE、第4章介紹PCB99SE；下篇內容共分四章，第5章介紹可程式邏輯器件的分類與原理、第6章介紹MAX+plus II使用詳解、第7章介紹Quartus II開發軟體套用、第8章介紹Verilog HDL硬體描述語言的編程方法。
本書內容全面、取材新穎、敘述清楚，既可作為高等院校電子類、電氣類各專業學生的教材和參考書，又可供電子行業工程技術人員用作入門讀物和軟體操作手冊，讀者可以根據自己的需要對有關內容加以組合和取捨。
本書內容已製成用於多媒體教學的課件，並將免費提供給採用本書作為教材的大專院校使用。如有需要請聯繫：[email protected]
本書由付家才教授主編，郭明良、王秀琴任副主編。第1章由郭明良編寫，第2章由付家才編寫，第3章、第4章由范艷根編寫，第5章由康輝編寫，第6章～第7章由王秀琴編寫。
全書由付家才教授策劃和統稿。
哈爾濱工業大學蔡惟錚教授負責了本書第一版的審閱工作，提出了很多寶貴意見，在此深表謝意。
書中不足之處，懇請讀者和同行批評與指正。
編 者
2005年9月
本書是普通高等學校工科電類專業的“十一五”規劃教材。電子設計自動化(EDA)技術的發展日新月異，PSpice、EWB、Protel等軟體不斷升級，因此，我們在2001年出版的《EDA原理與套用》一書的基礎上，進行了重新編寫。第二版仍維持第一版突出理論與實踐相結合的風格，由淺入深地介紹各仿真軟體的使用方法、可程式邏輯器件的基本套用。
本書共分為上、下兩篇，上篇為電子電路設計、仿真與制板，下篇為專用積體電路設計基礎。上篇內容共分四章，第1章介紹PSPICE8.0、第2章介紹Multisim2001、第3章介紹Protel 99SE、第4章介紹PCB99SE；下篇內容共分四章，第5章介紹可程式邏輯器件的分類與原理、第6章介紹MAX+plus II使用詳解、第7章介紹Quartus II開發軟體套用、第8章介紹Verilog HDL硬體描述語言的編程方法。
本書內容全面、取材新穎、敘述清楚，既可作為高等院校電子類、電氣類各專業學生的教材和參考書，又可供電子行業工程技術人員用作入門讀物和軟體操作手冊，讀者可以根據自己的需要對有關內容加以組合和取捨。
本書內容已製成用於多媒體教學的課件，並將免費提供給採用本書作為教材的大專院校使用。如有需要請聯繫：[email protected]
本書由付家才教授主編，郭明良、王秀琴任副主編。第1章由郭明良編寫，第2章由付家才編寫，第3章、第4章由范艷根編寫，第5章由康輝編寫，第6章～第7章由王秀琴編寫。
全書由付家才教授策劃和統稿。
哈爾濱工業大學蔡惟錚教授負責了本書第一版的審閱工作，提出了很多寶貴意見，在此深表謝意。
書中不足之處，懇請讀者和同行批評與指正。
編 者
2005年9月
圖書目錄
上篇 電子電路設計、仿真與制板
1 PSpice8.0 1
1.1 PSpice8.0簡介 1
1.1.1 概述 1
1.1.2 PSpice軟體的結構 1
1.1.3 PSpice8.0簡介 2
1.1.4 PSpice8.0常見檔案格式 2
1.1.5 PSpice8.0的電路分析步驟 3
1.1.6 PSpice8.0中的規定 4
1.2 電路設計實驗室的設計管理程式 4
1.2.1 概述 4
1.2.2 選單和命令 4
1.2.3 工具按鈕 5
1.2.4 DesignLab Design Manager
的套用 5
1.3 電路圖輸入程式 5
1.3.1 概述 5
1.3.2 電路圖繪製方法 8
1.3.3 元器件模型 12
1.3.4 Schematics中的分析功能 21
1.3.5 分析方法的參數設定 29
1.3.6 設定輸出方式 30
1.4 模擬和數字電路運算程式 33
1.4.1 概述 33
1.4.2 選單和命令 33
1.4.3 PSpiceA/D程式的套用 33
1.5 輸出繪圖程式 33
1.5.1 概述 33
1.5.2 選單和命令 34
1.5.3 工具按鈕 34
1.5.4 Probe程式的基本套用 35
1.6 元件模型參數提取程式 38
1.6.1 概述 38
1.6.2 選單和命令 39
1.6.3 工具按鈕 39
1.6.4 程式的套用 39
1.7 激勵源編輯程式 41
1.7.1 概述 41
1.7.2 選單和命令 42
1.7.3 工具按鈕 42
1.7.4 套用 42
1.8 PSpice8.0套用實例 42
1.8.1 二極體電路的直流工作點
分析 42
1.8.2 共射極放大電路溫度掃描
分析 43
1.8.3 乙類互補對稱功放電路性能
分析 44
1.8.4 RC正弦波振盪電路性能分析 45
1.8.5 二階電壓控制電壓源低通濾波
電路性能分析 47
本章小結 48
思考題與習題 48
本章附錄 49
2 Multisim2001 54
2.1 Multisim2001簡介 54
2.1.1 概述 54
2.1.2 Multisim2001的特點 54
2.1.3 Multisim2001的結構 54
2.1.4 Multisim2001操作界面 54
2.1.5 Multisim2001環境設定 57
2.2 創建電原理圖的基本操作 60
2.2.1 元器件選取操作 60
2.2.2 啟動放置元件的命令 62
2.2.3 從In Use List中選取相同元
器件 62
2.2.4 使用虛擬元件 62
2.2.5 線路的連線與連線點的放置 65
2.2.6 放置匯流排 66
2.2.7 子電路的創建與調用 67
2.2.8 放置文字與文字描述框 68
2.3 虛擬儀器 69
2.3.1 概述 69
2.3.2 虛擬儀器的使用 69
2.4 Multisim2001的分析功能 81
2.4.1 概述 81
2.4.2 直流工作點分析 81
2.4.3 交流分析 83
2.4.4 瞬態分析 85
2.4.5 傅立葉分析 85
2.4.6 噪聲分析 87
2.4.7 失真分析 88
2.4.8 直流掃描分析 89
2.4.9 靈敏度分析 90
2.4.10 參數掃描分析 90
2.4.11 溫度掃描分析 91
2.4.12 極點-零點分析 92
2.4.13 轉移函式分析 93
2.4.14 最壞情況分析 94
2.4.15 蒙特卡羅分析 95
2.4.16 銅箔寬度分析 96
2.4.17 批處理分析 97
2.4.18 RF分析 98
2.5 Multisim2001套用實例 99
2.5.1 電阻元件的伏安特性
曲線測試 99
2.5.2 動態電路測試 101
2.5.3 電晶體單管放大電路測試 103
2.5.4 A/D和D/A電路套用 106
2.5.5 可調式方波-三角波函式
發生器設計 106
2.5.6 全減器的設計 109
本章小結 113
思考題與習題 113
本章附錄 115
3 Protel 99SE電路原理圖設計 119
3.1 原理圖設計準備工作 119
3.1.1 設計流程 119
3.1.2 新建設計資料庫檔案 119
3.1.3 New Document對話框 120
3.1.4 設定圖紙環境 121
3.2 各種工具列和管理器 124
3.2.1 主選單欄介紹 124
3.2.2 Schematic Tools工具列 124
3.2.3 Wiring Tools工具列 125
3.2.4 Drawing Tools工具列 126
3.2.5 其他工具列 126
3.2.6 Status Bar和Command Status 127
3.2.7 Design Manager 127
3.3 繪製電路原理圖 127
3.3.1 元件庫的相關操作 129
3.3.2 放置元件 132
3.3.3 元件屬性設定 133
3.3.4 電路繪製工具 136
3.3.5 一般繪圖工具 143
3.3.6 原理圖編輯 144
3.4 層次電路圖設計 148
3.4.1 自頂向下方式建立層次
原理圖 149
3.4.2 自底向上方式建立層次
原理圖 151
3.5 創建原理圖元件 152
3.5.1 庫元件編輯器 152
3.5.2 庫元件編輯工具 152
3.5.3 創建新的庫元件 153
3.5.4 庫元件的管理 155
3.6 ERC檢查、網路表、報表
檔案生成和原理圖輸出 156
3.6.1 ERC檢查 156
3.6.2 網路表檔案的生成 160
3.6.3 元件列表檔案的生成 161
3.6.4 原理圖輸出 162
3.6.5 將原理圖嵌入到Word
文檔中 163
本章小結 163
思考題與習題 164
本章附錄 165
4 PCB印刷電路板設計 167
4.1 PCB設計基本操作 167
4.1.1 設計流程 167
4.1.2 創建PCB文檔 168
4.1.3 工作視窗 168
4.1.4 繪圖工具 170
4.1.5 參數設定 173
4.2 製作PCB元件封裝模型 178
4.2.1 元件封裝編輯環境 178
4.2.2 創建和打開元件庫 178
4.2.3 使用嚮導創建新元件 179
4.2.4 手工創建新元件 182
4.3 印刷電路板設計 183
4.3.1 規劃電路板 183
4.3.2 元件布局 194
4.3.3 布線規則設定 197
4.3.4 自動布線 206
4.3.5 手工調整 207
4.4 生成報表與列印 211
4.4.1 生成報表 211
4.4.2 PCB圖的列印 213
本章小結 216
思考題與習題 216
本章附錄 218
下篇 專用積體電路設計基礎
5 可程式邏輯器件 221
5.1 可程式邏輯器件概述 221
5.1.1 PLD的分類 221
5.1.2 PLD的發展概況 221
5.2 簡單PLD的基本結構 223
5.2.1 簡單PLD的基本結構 223
5.2.2 PLD的電路表示法 224
5.2.3 PROM的PLD表示法 224
5.2.4 PLA和PAL的PLD表示法 224
5.2.5 可程式通用陣列邏輯器件的
基本結構 225
5.3 CPLD/FPGA的基本結構 230
5.3.1 CPLD基本結構 230
5.3.2 FPGA的基本結構 231
5.4 Altera系列CPLD與FPGA
器件 233
5.4.1 概述 233
5.4.2 FLEX10K系列 235
5.4.3 典型CPLD器件——MAX7000
系列 244
5.4.4 MAX5000系列器件簡介 248
5.4.5 MAX9000系列器件簡介 249
5.4.6 APEX系列器件簡介 249
5.4.7 APEX II系列器件簡介 250
5.5 Xilinx公司產品簡介 251
5.5.1 Xilinx公司的主要開發軟體 251
5.5.2 Xilinx公司的主要器件 252
本章小結 253
思考題與習題 253
6 MAX+plusⅡ開發軟體 254
6.1 概述 254
6.1.1 MAX+plusⅡ的安裝 254
6.1.2 MAX + plusⅡ的設計
過程 255
6.2 MAX+plusⅡ管理器 258
6.2.1 工作界面 259
6.2.2 選單欄 259
6.3 設計輸入 261
6.3.1 圖形輸入 261
6.3.2 文本輸入 267
6.3.3 層次設計 268
6.4 設計處理(器件選擇、編譯
及管腳分配) 269
6.4.1 準備編譯 269
6.4.2 運行編譯 273
6.5 設計檢驗(項目仿真) 274
6.5.1 仿真分析 274
6.5.2 定時分析 278
6.6 器件編程 279
本章小結 282
思考題與習題 282
7 Quartus Ⅱ開發軟體 283
7.1 概述 283
7.1.1 Quartus Ⅱ 4.1的安裝 283
7.1.2 Quartus Ⅱ 4.1的授權許可設定 284
7.2 設計輸入 285
7.2.1 Quartus Ⅱ軟體設計流程 285
7.2.2 圖形編輯輸入 286
7.2.3 文本編輯輸入 290
7.2.4 創建工程 291
7.3 設計處理 293
7.3.1 編譯設定 293
7.3.2 編譯 294
7.3.3 仿真分析 295
7.3.4 引腳鎖定、下載和硬體測試 297
7.4 層次設計 300
7.4.1 創建底層設計檔案 300
7.4.2 創建圖元 301
7.4.3 創建頂層設計檔案 302
本章小結 303
思考題與習題 304
8 Verilog HDL硬體描述語言 305
8.1 Verilog HDL概述 305
8.1.1 Verilog HDL的特點 305
8.1.2 Verilog HDL的基本結構 305
8.2 Verilog HDL語言要素 307
8.2.1 詞法 307
8.2.2 數據類型 310
8.2.3 運算符 313
8.2.4 運算符的優先權 315
8.3 Verilog HDL基本語句 315
8.3.1 過程語句 316
8.3.2 塊語句 317
8.3.3 賦值語句 319
8.3.4 條件語句 320
8.3.5 循環語句 323
8.3.6 編譯嚮導 325
8.3.7 任務與函式 326
8.3.8 系統任務與系統函式 328
8.3.9 延時模型的表示 329
8.4 Verilog HDL的描述風格 330
8.4.1 結構描述 330
8.4.2 行為描述 332
8.5 Verilog HDL設計實例 333
8.5.1 組合邏輯電路設計實例 333
8.5.2 時序邏輯電路設計實例 335
8.5.3 有限狀態機設計 337
參考文獻 341
1 PSpice8.0 1
1.1 PSpice8.0簡介 1
1.1.1 概述 1
1.1.2 PSpice軟體的結構 1
1.1.3 PSpice8.0簡介 2
1.1.4 PSpice8.0常見檔案格式 2
1.1.5 PSpice8.0的電路分析步驟 3
1.1.6 PSpice8.0中的規定 4
1.2 電路設計實驗室的設計管理程式 4
1.2.1 概述 4
1.2.2 選單和命令 4
1.2.3 工具按鈕 5
1.2.4 DesignLab Design Manager
的套用 5
1.3 電路圖輸入程式 5
1.3.1 概述 5
1.3.2 電路圖繪製方法 8
1.3.3 元器件模型 12
1.3.4 Schematics中的分析功能 21
1.3.5 分析方法的參數設定 29
1.3.6 設定輸出方式 30
1.4 模擬和數字電路運算程式 33
1.4.1 概述 33
1.4.2 選單和命令 33
1.4.3 PSpiceA/D程式的套用 33
1.5 輸出繪圖程式 33
1.5.1 概述 33
1.5.2 選單和命令 34
1.5.3 工具按鈕 34
1.5.4 Probe程式的基本套用 35
1.6 元件模型參數提取程式 38
1.6.1 概述 38
1.6.2 選單和命令 39
1.6.3 工具按鈕 39
1.6.4 程式的套用 39
1.7 激勵源編輯程式 41
1.7.1 概述 41
1.7.2 選單和命令 42
1.7.3 工具按鈕 42
1.7.4 套用 42
1.8 PSpice8.0套用實例 42
1.8.1 二極體電路的直流工作點
分析 42
1.8.2 共射極放大電路溫度掃描
分析 43
1.8.3 乙類互補對稱功放電路性能
分析 44
1.8.4 RC正弦波振盪電路性能分析 45
1.8.5 二階電壓控制電壓源低通濾波
電路性能分析 47
本章小結 48
思考題與習題 48
本章附錄 49
2 Multisim2001 54
2.1 Multisim2001簡介 54
2.1.1 概述 54
2.1.2 Multisim2001的特點 54
2.1.3 Multisim2001的結構 54
2.1.4 Multisim2001操作界面 54
2.1.5 Multisim2001環境設定 57
2.2 創建電原理圖的基本操作 60
2.2.1 元器件選取操作 60
2.2.2 啟動放置元件的命令 62
2.2.3 從In Use List中選取相同元
器件 62
2.2.4 使用虛擬元件 62
2.2.5 線路的連線與連線點的放置 65
2.2.6 放置匯流排 66
2.2.7 子電路的創建與調用 67
2.2.8 放置文字與文字描述框 68
2.3 虛擬儀器 69
2.3.1 概述 69
2.3.2 虛擬儀器的使用 69
2.4 Multisim2001的分析功能 81
2.4.1 概述 81
2.4.2 直流工作點分析 81
2.4.3 交流分析 83
2.4.4 瞬態分析 85
2.4.5 傅立葉分析 85
2.4.6 噪聲分析 87
2.4.7 失真分析 88
2.4.8 直流掃描分析 89
2.4.9 靈敏度分析 90
2.4.10 參數掃描分析 90
2.4.11 溫度掃描分析 91
2.4.12 極點-零點分析 92
2.4.13 轉移函式分析 93
2.4.14 最壞情況分析 94
2.4.15 蒙特卡羅分析 95
2.4.16 銅箔寬度分析 96
2.4.17 批處理分析 97
2.4.18 RF分析 98
2.5 Multisim2001套用實例 99
2.5.1 電阻元件的伏安特性
曲線測試 99
2.5.2 動態電路測試 101
2.5.3 電晶體單管放大電路測試 103
2.5.4 A/D和D/A電路套用 106
2.5.5 可調式方波-三角波函式
發生器設計 106
2.5.6 全減器的設計 109
本章小結 113
思考題與習題 113
本章附錄 115
3 Protel 99SE電路原理圖設計 119
3.1 原理圖設計準備工作 119
3.1.1 設計流程 119
3.1.2 新建設計資料庫檔案 119
3.1.3 New Document對話框 120
3.1.4 設定圖紙環境 121
3.2 各種工具列和管理器 124
3.2.1 主選單欄介紹 124
3.2.2 Schematic Tools工具列 124
3.2.3 Wiring Tools工具列 125
3.2.4 Drawing Tools工具列 126
3.2.5 其他工具列 126
3.2.6 Status Bar和Command Status 127
3.2.7 Design Manager 127
3.3 繪製電路原理圖 127
3.3.1 元件庫的相關操作 129
3.3.2 放置元件 132
3.3.3 元件屬性設定 133
3.3.4 電路繪製工具 136
3.3.5 一般繪圖工具 143
3.3.6 原理圖編輯 144
3.4 層次電路圖設計 148
3.4.1 自頂向下方式建立層次
原理圖 149
3.4.2 自底向上方式建立層次
原理圖 151
3.5 創建原理圖元件 152
3.5.1 庫元件編輯器 152
3.5.2 庫元件編輯工具 152
3.5.3 創建新的庫元件 153
3.5.4 庫元件的管理 155
3.6 ERC檢查、網路表、報表
檔案生成和原理圖輸出 156
3.6.1 ERC檢查 156
3.6.2 網路表檔案的生成 160
3.6.3 元件列表檔案的生成 161
3.6.4 原理圖輸出 162
3.6.5 將原理圖嵌入到Word
文檔中 163
本章小結 163
思考題與習題 164
本章附錄 165
4 PCB印刷電路板設計 167
4.1 PCB設計基本操作 167
4.1.1 設計流程 167
4.1.2 創建PCB文檔 168
4.1.3 工作視窗 168
4.1.4 繪圖工具 170
4.1.5 參數設定 173
4.2 製作PCB元件封裝模型 178
4.2.1 元件封裝編輯環境 178
4.2.2 創建和打開元件庫 178
4.2.3 使用嚮導創建新元件 179
4.2.4 手工創建新元件 182
4.3 印刷電路板設計 183
4.3.1 規劃電路板 183
4.3.2 元件布局 194
4.3.3 布線規則設定 197
4.3.4 自動布線 206
4.3.5 手工調整 207
4.4 生成報表與列印 211
4.4.1 生成報表 211
4.4.2 PCB圖的列印 213
本章小結 216
思考題與習題 216
本章附錄 218
下篇 專用積體電路設計基礎
5 可程式邏輯器件 221
5.1 可程式邏輯器件概述 221
5.1.1 PLD的分類 221
5.1.2 PLD的發展概況 221
5.2 簡單PLD的基本結構 223
5.2.1 簡單PLD的基本結構 223
5.2.2 PLD的電路表示法 224
5.2.3 PROM的PLD表示法 224
5.2.4 PLA和PAL的PLD表示法 224
5.2.5 可程式通用陣列邏輯器件的
基本結構 225
5.3 CPLD/FPGA的基本結構 230
5.3.1 CPLD基本結構 230
5.3.2 FPGA的基本結構 231
5.4 Altera系列CPLD與FPGA
器件 233
5.4.1 概述 233
5.4.2 FLEX10K系列 235
5.4.3 典型CPLD器件——MAX7000
系列 244
5.4.4 MAX5000系列器件簡介 248
5.4.5 MAX9000系列器件簡介 249
5.4.6 APEX系列器件簡介 249
5.4.7 APEX II系列器件簡介 250
5.5 Xilinx公司產品簡介 251
5.5.1 Xilinx公司的主要開發軟體 251
5.5.2 Xilinx公司的主要器件 252
本章小結 253
思考題與習題 253
6 MAX+plusⅡ開發軟體 254
6.1 概述 254
6.1.1 MAX+plusⅡ的安裝 254
6.1.2 MAX + plusⅡ的設計
過程 255
6.2 MAX+plusⅡ管理器 258
6.2.1 工作界面 259
6.2.2 選單欄 259
6.3 設計輸入 261
6.3.1 圖形輸入 261
6.3.2 文本輸入 267
6.3.3 層次設計 268
6.4 設計處理(器件選擇、編譯
及管腳分配) 269
6.4.1 準備編譯 269
6.4.2 運行編譯 273
6.5 設計檢驗(項目仿真) 274
6.5.1 仿真分析 274
6.5.2 定時分析 278
6.6 器件編程 279
本章小結 282
思考題與習題 282
7 Quartus Ⅱ開發軟體 283
7.1 概述 283
7.1.1 Quartus Ⅱ 4.1的安裝 283
7.1.2 Quartus Ⅱ 4.1的授權許可設定 284
7.2 設計輸入 285
7.2.1 Quartus Ⅱ軟體設計流程 285
7.2.2 圖形編輯輸入 286
7.2.3 文本編輯輸入 290
7.2.4 創建工程 291
7.3 設計處理 293
7.3.1 編譯設定 293
7.3.2 編譯 294
7.3.3 仿真分析 295
7.3.4 引腳鎖定、下載和硬體測試 297
7.4 層次設計 300
7.4.1 創建底層設計檔案 300
7.4.2 創建圖元 301
7.4.3 創建頂層設計檔案 302
本章小結 303
思考題與習題 304
8 Verilog HDL硬體描述語言 305
8.1 Verilog HDL概述 305
8.1.1 Verilog HDL的特點 305
8.1.2 Verilog HDL的基本結構 305
8.2 Verilog HDL語言要素 307
8.2.1 詞法 307
8.2.2 數據類型 310
8.2.3 運算符 313
8.2.4 運算符的優先權 315
8.3 Verilog HDL基本語句 315
8.3.1 過程語句 316
8.3.2 塊語句 317
8.3.3 賦值語句 319
8.3.4 條件語句 320
8.3.5 循環語句 323
8.3.6 編譯嚮導 325
8.3.7 任務與函式 326
8.3.8 系統任務與系統函式 328
8.3.9 延時模型的表示 329
8.4 Verilog HDL的描述風格 330
8.4.1 結構描述 330
8.4.2 行為描述 332
8.5 Verilog HDL設計實例 333
8.5.1 組合邏輯電路設計實例 333
8.5.2 時序邏輯電路設計實例 335
8.5.3 有限狀態機設計 337
參考文獻 341
