邏輯模擬

邏輯模擬（logic simulation）是信息科學技術領域通過計算機軟體對數字電路或系統進行功能驗證的技術方法定義，2008年經全國科學技術名詞審定委員會審定公布為規範術語，收錄於《海峽兩岸信息科學技術名詞》。該技術可對硬體描述語言定義的數字電路行為進行預測與檢驗，支持電晶體級、邏輯門級、暫存器傳輸級和行為級等多物理抽象層次的仿真，通過輸入激勵信號觀測電路回響驗證其功能。

邏輯模擬核心包含事件模擬與周期模擬兩種方法：事件模擬通過定時信號傳播跟蹤信號變化，可處理異步邏輯等複雜設計；周期模擬在每個周期評估全部邏輯門，具有運行速度穩定的優勢。商業模擬器通常整合兩種技術，採用多核引擎加速長時測試用例，並支持SystemVerilog、VHDL、SystemC®等國際標準。

該術語的標準化確立源於2008年海峽兩岸信息科學技術名詞的統一審定。隨著技術發展，邏輯模擬逐步引入機器學習測試壓縮、自動化並行編譯等技術，並探索分散式計算和形式驗證等替代方法以提高驗證效率。

基本介紹

• 中文名：邏輯模擬
• 外文名：logic simulation
• 所屬學科：信息科學技術
• 公布時間：2008年
• 審定機構：全國科學技術名詞審定委員會

公布時間

2008年，經全國科學技術名詞審定委員會審定發布。

出處

《海峽兩岸信息科學技術名詞》。