計算機原理與設計：Verilog HDL版

內容簡介

計算機基礎知識及性能評價方法；數字電路及veriloghdl簡介；計算機加、減、乘、除及開方的各種算法(包括wallacetree快速乘法器和newton-raphson及goldschmidt除法和開方算法)及其veriloghdl實現；指令系統結構和alu及多連線埠暫存器堆的veriloghdl設計；單周期、多周期和流水線cpu的veriloghdl設計；精確中斷和異常處理及其電路實現；浮點算法及帶有浮點部件fpu的流水線cpu的veriloghdl設計；多執行緒cpu的veriloghdl設計；存儲器、cache和虛擬存儲器管理以及帶有cache、tlb和fpu的cpu設計；多核cpu的veriloghdl設計：異步通信接口uart、ps/2鍵盤與滑鼠接口、視頻圖像陣列vga接口、i2c串列匯流排接口和pci並行匯流排接口的veriloghdl設計；高性能計算機及網際網路設計。書中的veriloghdl原始碼基本上都附有功能仿真波形，以便加深對計算機原理的理解和對計算機設計方法的掌握。

圖書目錄

第1章計算機基礎知識及性能評價

1.1 計算機系統概述

1.1.1 計算機系統的組成

1.1.2 計算機發展簡史

1.1.3 計算機指令結構

1.1.4 CISC和RISC

1.1.5 一些基本單位的意義

1.2 計算機的基本結構

1.2.1 RISC CPU的基本結構

1.2.2 多執行緒CPU和多核CPU

1.2.3 存儲層次和虛擬存儲器管理

1.2.4 I/O接口和匯流排

1.3 如何提高計算機的性能

1.3.1 計算機性能和性能評價

1.3.2 蹤跡驅動模擬和執行驅動模擬

1.3.3 高性能計算機和網際網路

1.4 硬體描述語言

1.5 習題

第2章邏輯電路及Verilog HDL簡介

2.1 基本邏輯門和常用邏輯門

2.2 用Verilog HDL實現基本的邏輯操作

2.3 邏輯門的CMOS電晶體實現以及電晶體級的Verilog HDL

2.3.1 CMOS反向器

2.3.2 CMOS與非門和或非門

2.4 四種風格的Verilog HDL描述

2.4.1 電晶體開關級的Verilog HDL

2.4.2 邏輯門級的Verilog HDL

2.4.3 數據流風格的Verilog HDL

2.4.4 功能描述風格的Verilog HDL

2.5 常用的組合電路及其設計

2.5.1 多路選擇器設計

2.5.2 解碼器設計

2.5.3 32位移位器設計

2.6 時序電路的設計方法

2.6.1 D鎖存器

2.6.2 D觸發器

2.6.3 狀態轉移圖及時序電路設計

2.7 習題

計算機原理與設計：Verilog HDL版

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條