匯流排操作周期

匯流排操作周期是指微處理器是在時鐘信號CLK控制下按節拍工作的。

基本介紹

• 中文名：匯流排操作周期
• 條件：微處理器是在時鐘信號CLK控制下
• 時鐘頻率：4.77MHz
• 時鐘周期：約為200ns

一、匯流排周期的概念

1.微處理器是在時鐘信號CLK控制下按節拍工作的。8086/8088系統的時鐘頻率為4.77MHz，每個時鐘周期約為200ns。

2.由於存貯器和I/O連線埠是掛接在匯流排上的，CPU對存貯器和I/O接口的訪問，是通過匯流排實現的。通常把CPU通過匯流排對微處理器外部（存貯器或I/O接口）進行一次訪問所需時間稱為一個匯流排周期。一個匯流排周期一般包含4個時鐘周期，這4個時鐘周期分別稱4個狀態即T1狀態、T2狀態、T3狀態和T4狀態。

二、匯流排時序 所謂匯流排時序，即CPU通過匯流排進行操作（讀/寫、釋放匯流排、中斷回響）時，匯流排上各信號之間在時間上配合關係，它是同CPU的操作功能有關的。微處理器所完成的操作可分為如下幾種：

1.系統復位和啟動操作

2.最小方式下的匯流排讀時序

3.最小方式下的匯流排寫時序

4.最小方式下的匯流排保持

5. 外部中斷回響時序

6.最大方式下的匯流排讀時序

7.最大方式下的匯流排寫時序

8.最大方式下的匯流排請求/允許時序