Xilinx FPGA高級設計及套用

《XilinxFPGA高級設計及套用》是2012年電子工業出版社出版的圖書，作者是湯琦、蔣軍敏。

基本介紹

• 書名：Xilinx FPGA高級設計及套用
• 作者：湯琦、蔣軍敏
• ISBN：9787121166266
• 頁數：284
• 出版社：電子工業出版社
• 出版時間：2012 年4月
• 開本：16開
• 叢書名 ：設計者的思想

內容簡介

《xilinx fpga高級設計及套用》用簡潔的語言向讀者展示了fpga高質量和可靠性設計中必須掌握的概念、思想和設計方法，如fpga設計思想、高速數據傳輸系統設計、高級配置管理、空間套用可靠性設計、分區設計和高效測試系統設計等。本書來源於工程實際，選取的專題都是實際工程開發中必須面對、難度很高的問題。作者結合多年的工作經驗編寫了本書，書中深入剖析了其實現原理和技術細節，並提供了使用方法和實例。

《xilinx fpga高級設計及套用》可作為從事fpga設計的工程技術人員、硬體工程師和ic工程師的學習、參考用書，也可作為電子信息、通信工程及相關工科專業的教材。

目錄

《xilinx fpga高級設計及套用》

第1章概述

1.1可程式邏輯器件與pld開發工具

1.1.1可程式邏輯器件

1.1.2可程式邏輯器件的發展歷史

1.1.3pld開發工具

1.2fpga工作原理與開發流程

1.3可程式技術

1.3.1sram編程技術

1.3.2flash/e2prom編程技術

1.3.3反熔絲編程技術

1.3.4編程技術比較

1.4fpga晶片結構

1.4.1可程式輸入/輸出單元（iob）

1.4.2可配置邏輯塊（clb）

1.4.3數字時鐘管理模組（dcm）

1.4.4嵌入塊式ram（bram）

1.4.5布線資源

1.4.6內嵌功能單元

1.4.7內嵌專用硬核

1.4.8軟核、硬核及固核的概念

1.5xilinx公司fpga介紹

1.5.1spartan系列

1.5.2virtex系列

第2章fpga設計思想

2.1可綜合設計思想

2.1.1vhdl語言概述

2.1.2設計層次

2.1.3可綜合描述規範

2.1.4組合邏輯電路可綜合設計

2.1.5時序邏輯電路可綜合設計

2.2面積與速度互換思想

2.2.1利用層次化設計控制設計結構

2.2.2if語句和case語句控制實現結構

2.2.3減少關鍵路徑的邏輯級數

2.2.4流水線pipelining

2.2.5串列轉並行處理

2.2.6組合邏輯和時序邏輯分離

2.3時鐘設計思想

2.3.1工作時鐘模型

2.3.2全局時鐘

2.3.3門控時鐘

2.3.4多級邏輯時鐘

2.3.5行波時鐘

2.3.6多時鐘系統

2.3.7xilinx fpga中的時鐘資源

2.3.8時序約束

2.4同步設計思想

2.4.1異步電路和同步電路

2.4.2一般組合邏輯的同步設計

2.4.3二次時鐘的同步設計

2.4.4多時鐘系統的同步設計

2.4.5非同源時鐘同步化(d觸發器使能信號的合理使用)

2.4.6數據接口同步設計

2.5延時電路設計思想

2.6復位電路設計思想

2.6.1同步復位

2.6.2異步復位

2.6.3觸發器組模組的復位

2.6.4復位電路的同步化方法

2.7抗干擾設計思想

2.7.1干擾產生的原因

2.7.2干擾抑制設計方法

2.7.3基於採樣法的串口通信設計

2.8可靠性設計檢查單

第3章高速數據傳輸設計

3.1概述

3.1.1高速數據通信的發展現狀

3.1.2幾種高速數據通信方案簡介

3.2高速數據傳輸中的同步技術

3.2.1同步方法及其特點

3.2.2同步方式比較及對數據通信的影響

3.3fpga對同步技術的支持

3.3.1動態相位調整技術

3.3.2基於chipsync的動態相位調整方法

3.3.3串列收發器serdes（iserdes和oserdes）

3.4套用實例——基於serdes的多路高速同步傳輸系統

3.4.1系統方案

3.4.2傳送模組

3.4.3接收模組

3.5基於rocketio的高速數據傳輸系統

3.5.1自同步通信系統架構

3.5.2rocketio簡介

3.5.3基於標準協定的可靠通信模型

3.5.4套用實例——基於自定義協定的即時傳輸系統

3.6高速數據通信的加固設計

3.6.1數據通信加固的概念

3.6.2交織漢明碼原理及其性能分析

3.6.3基於交織漢明碼的高速通信加固設計

3.7lvds套用設計

3.7.1lvds簡介

3.7.2lvds系統設計

第4章xilinx fpga高級配置管理

4.1配置模式

4.1.1配置接口及配置模式

4.1.2配置引腳

4.1.3selectmap接口

4.1.4和配置相關的bitgen選項

4.2配置電路

4.2.1配置時的電源要求

4.2.2常用配置存儲器介紹

4.2.3主串模式配置電路

4.2.4主從模式配置電路

4.2.5selectmap模式配置電路

4.3fpga配置過程

4.3.1配置數據流載入過程

4.3.2從串模式配置過程

4.3.3selectmap模式配置數據載入

4.3.4延時載入

4.4配置命令分析

4.4.1配置幀

4.4.2配置數據流類型

4.4.3配置幀定址方式

4.4.4配置暫存器

4.4.5配置命令執行過程分析

4.4.6配置數據解析程式

4.5配置記憶體回讀

4.5.1回讀準備設計

4.5.2回讀指令序列

4.5.3回讀數據校驗

4.6配置記憶體重構（刷新）

4.6.1selectmap模式下重構流程

4.6.2刷新對系統功能的影響

4.7selectmap接口下重配置實現代碼

4.8配置數據檔案格式分析

4.8.1位元組格式

4.8.2檔案格式

第5章空間套用可靠性設計

5.1積體電路單粒子效應的機理

5.2單粒子翻轉故障模式

5.3sram型fpga單粒子問題的緩解措施

5.3.1循環加電

5.3.2配置管理

5.3.3xilinx三模冗餘

5.3.4器件冗餘

5.4三模冗餘設計方法介紹

5.4.1三模冗餘原理

5.4.2tmr tool工具介紹

5.4.3tmr tool設計流程

5.4.4創建一個ise工程完成三模冗餘前的設計

5.4.5創建一個tmr tool工程產生三模冗餘後的網表

5.4.6創建第二個ise工程完成三模冗餘後的設計

5.4.7三模冗餘技術問題分析

5.5half?latch處理

5.6異步fifo處理

5.7配置、刷新一體化方法

5.7.1實現電路

5.7.2工作流程及控制時序

5.7.3selectmap接口active刷新實現

第6章分區設計

6.1為什麼使用分區設計

6.2分區與smartguide

6.3如何使用分區

6.4用synplify 8.8.1實現分區

6.5分區保留級別

6.6分區保留

6.7對分區進行布局規劃

6.8刪除分區

6.9結論

第7章高效驗證（testbench）設計

7.1為什麼要進行仿真驗證

7.2仿真驗證程式設計

7.2.1仿真的三個階段

7.2.2仿真的注意事項

7.2.3仿真程式結構

7.3使用testbench對設計進行仿真

7.4雙向匯流排信號仿真

7.5基於textio的互動式仿真

7.5.1基於textio的測試程式

7.5.2textio

7.5.3基於textio的互動式仿真實例

7.6幾種常用的fpga係數表檔案產生方法

7.6.1濾波器係數表

7.6.2ram係數表

7.6.3i/o檔案

第8章綜合實例——數字dbf系統

8.1系統實現結構

8.2數字下變頻（ddc）

8.3數據傳輸模組

8.4波束形成的實現

附錄a類型轉換

附錄b檔案操作

附錄c常用元件的規範化設計示例

附錄dfpga設計流程

參考文獻