IP(Intellectual Property)在嵌入式FPGA設計中，指的是某些設計好的模組，分為軟體模組和硬體模組。這些模組，一般都是已經測試好，所有功能完善的，由一些用戶自己設計的。有些模組是免費的，也有收費的模組。所有用戶都可以將這些IP核(IP Core)導入到自己的工程中，同樣，所有用戶也都可以定製自己的IP核。
基本介紹
- 外文名：IP CORE
- 用於：產品套用專用積體電路
- 學科：計算機
- 種類：硬核，中核和軟核
定義,簡介,
定義
簡介
將一些在數字電路中常用但比較複雜的功能塊，如FIR濾波器，SDRAM控制器，PCI接口等等設計成可修改參數的模組，讓其他用戶可以直接調用這些模組，這樣就大大減輕了工程師的負擔，避免重複勞動。隨著CPLD/FPGA的規模越來越大，設計越來越複雜，使用IP核是一個發展趨勢。理想地，一個智慧財產權核應該是完全易操作的--也就是說，易於插入任何一個賣主的技術或者設計方法。通用異步接發報機（UARTs）、中央處理器（CPUs）、乙太網控制器和PCI接口（周邊元件擴展接口）等都是智慧財產權核的具體例子。
智慧財產權核心分為三大種類：硬核，中核和軟核。硬體中心是智慧財產權構思的物質表現。這些利於即插即用套用軟體並且比其它兩種類型核的輕便性和靈活性要差。像硬核一樣，中核（有時候也稱為半硬核）可以攜帶許多配置數據，而且可以配置許多不同的套用軟體。三者之中最有靈活性的就是軟核了，它存在於任何一個網路列表（一列邏輯門位和互相連線而成的積體電路）或者硬體描述語言（HDL）代碼中。
目前許多組織像免費的IP項目和開放核一類的都聯合起來共同致力於促進IP核的共享。
