基本介紹
- 中文名：記憶單元
- 外文名：memory unit
- 定義：構成存儲器的基本成分
- 屬於：存儲器
- 組成：內部存儲和時序訪問控制
- 學科：計算機原理
概述,分類,
概述
有兩種穩定狀態；
在外部信號作用之下，兩種穩定狀態可以進行無限次的相互轉換；
在外部信號作用之下，可以讀出（檢測）兩種穩定狀態；
兩種穩定狀態可以長期可靠地存儲。
在自然界中能夠作為存儲媒體的材料是很多的，但符合上述基本要求的卻極少。目前半導體材料和磁性材料在存儲器中得到了廣泛的套用。
分類
鎖存器（Latch）和觸發器（Flip—flop）是一種存儲時序狀態的常用邏輯記憶單元。記憶單元由內部存儲和時序訪問控制兩部分組成。CMOS電路中的記憶功能通常由電容記憶保持，或者加上能量正反饋記憶保持來實現更可靠的記憶。
1．分類之一
記憶單元按時鐘的電平敏感和邊沿敏感分為鎖存器和觸發器兩種，暫存器則可以是分別由這兩種元件組成的兩種陣列，下面分別介紹。
（1）鎖存器（Latch）——受電平敏感的記憶單元稱之為鎖存器。例如TTL器件7475，靠輸入時鐘的高電平或低電平實現選通。
（2）觸發器（Flip—flop）——受邊沿敏感的記憶單元稱之為觸發器。例如，TTL器件7474，靠輸入時鐘的上升或下降邊沿實現觸發。
在許多資料中，將內部存儲值由輸入數據透明地傳輸並設定稱之為鎖存器。觸發器，尤其是主從鎖存器，是指其輸入值的讀取和輸出值的改變是兩個不透明的獨立事件。這種輸入輸出之問的不透明，也導致了時鐘觸發邊沿作用的凸現。注意鎖存器、觸發器定義的不同反映了觀察視角的不同，但它們之間還是有聯繫的。現在改回比較流行的上述定義。
（3）暫存器（Register）——一般指多個觸發器組成的陣列，用來存儲多位數據；也可能採用的是鎖存器陣列，例如數據匯流排。注意，個別場合也指單個的觸發器或鎖存器。
2．分類之二
記憶單元還可以按輸入端的類型來分類。
（1）SR型——置位復位型可以細分為SR和SR兩種。以圖1為準。
圖1
圖1這時，以輸出Q端的狀態為準，記憶單元狀態要么被S輸入端的0置位；要么被R輸入端的0復位：如果S、R同時為1則狀態維持；但S、R不得同時為0。對於同樣狹義的SR型，情況與此相反。
（2）JK型——與SR型類似，但J輸入端、K輸入端可以同時為1（狀態翻轉）或0（狀態維持）。用JK型可以構成其他類型的記憶單元。
（3）D型——D輸入端提供數據（Data）。有的資料稱D是代表延遲。當時鐘事件出現時，其輸出Q端值由輸入的D值透明地加以確定。
（4）T型——可以將D型的Q接到D，將T作為時鐘
端的輸入而構成。這時Q輸出的將是T時鐘信號的二分頻。對這種T型還可以加上分頻使能控制端。
對於記憶單元而言，最重要的仍然是在正確的位置、正確的時刻存儲正確的數據。為了使記憶單元能可靠工作，兩個用以表征數據與時鐘制約關係的額定參數——數據建立時間和保持時間必須得到滿足。對於時鐘上升邊觸發的記憶單元電路而言，時鐘上升邊沿（也有文獻是取上升邊中點）前的一段數據最小穩定期稱之為建立（sp），之後的一段為保持（hp）。邏輯門級聯後的累計延遲因素往往破壞了記憶單元sp和hp的額定要求，從而限制了整個系統工作的最高速度。在波形分析時往往要對此備加關注。
