長期從事功率半導體方向研究，主持國家自然科學基金面上項目、青年基金項目，參與國家科技重大專項、國家自然科學基金及多項橫向合作課題項目。在國內外專業期刊與會議發表論文27篇，其中SCI論文18篇，含本領域頂級期刊IEEE EDL和IEEE TED論文14篇，連續在本領域頂級國際會議IEEE ISPSD作大會報告4次；申請發明專利61項，授權19項，含美國專利1項；獲國防技術發明二等獎（排名3）、電子科技大學學術新人獎、電子科技大學“青年人才學術托舉工程”、四川省優秀畢業生、IEEE CDS優秀論文獎、中國電子學會優秀博士論文獎，並由此入選2020年該學會首屆“電子信息前沿青年學者出版工程”。
基本介紹
- 中文名：章文通
- 學位/學歷：博士
- 職業：教師
- 專業方向：功率半導體方向研究
- 任職院校：電子科技大學
個人經歷,研究方向,榮譽獎勵,學術成果,主講課程,
個人經歷
教育背景
2012.09－2016.12，電子科技大學，微電子學與固體電子學專業，博士學位
2010.09－2012.06，電子科技大學，電子與通信工程專業，碩博連讀
2006.09－2010.06，電子科技大學，微電子技術專業，學士學位
工作履歷
2017/02-2019.07，電子科技大學，講師
2019.08-至今 電子科技大學，副教授
研究方向
[1] 微電子學與固體電子學（功率半導體器件）
(1)超結SJ功率半導體器件
(2)勻場耐壓層HOF器件
(3)禁止柵Split-gate器件
榮譽獎勵
(1)國防技術發明二等獎
(2)電子科技大學學術新人獎
(3)中國電子學會優秀博士學位論文獎
(4)IEEE CDS Excellent Student Paper Award
學術成果
功率半導體始終是電能變換的心臟，是智慧電能管理的核心，更是節能減排的關鍵和基礎器件，通過理論與實驗相結合，獲得代表性學術成果如下：
(1)提出超結器煉墓辯拔件最低比導通電阻Ron,min理論，包括“三新”：新模式（NFD模式）、新模型（ES模型）和新方法（Ron,min法）；獲得理論最低比導通電阻Ron,min，使半導體墊譽辯葛材料實現理想“準線性”關係。理論指導研製的橫向超結器件Ron,sp較同類器件降低67.8%；
(2)提出新型勻場HOF耐壓層，在傳統耐壓層內部引入周期性MIS結構，實現器件表面及體內電場均勻化，研製的HOF器件Ron,sp較傳統Triple RESURF器件理論極限降低33.8%；
(3)研製的禁止柵Split-gate器件比導通電阻較傳統降烏紙祝低28.6%；研製的納米矽器件臨界場背厚束達106.7 V/μm，遠高傳統約30 V/μm。
Ø 代表性科研項目
(1)國家自然科學基金，62074030，功率艱台章半導體器件新型MIS耐壓層等勢場調製基礎理論與新結構，2021/01-2024/12，在研，去套主持
(2)國家自然科學基金，61704020，納米矽高臨界場的能量弛豫機理與模型探索，2018/01-2020/12，已結題，主持
(3)橫向項目，180634，FS型IGBT技術開發，2018/07-2019/10，已結題，主持
(4)博士後面上項目，2018M643447，高功率半超結器件最低比導通電阻Ron,min理論與新結構，2018/05-2021/04，在研，主持
(5)廣東自然科學基金，2018A030310675，部分超結器件最低比導通電阻全域最佳化模型與新結構研究，2018/01-2020/12，已結題，主持
(6)中央高校啟動金，ZYGX2017KYQD159，超薄SOI器件臨界場模型與部分超結新結構研究，2017/05-2018/12，已結題，主持
(7)國家自然科學基金，61874149，對稱極化摻雜增強型功率GaN HFET機理與工藝實現研究，2019/01-2022/12，在研，主研
(8)四川省科技計畫項目，2019YFG0093，低功耗新結構超結VDMOS晶片關鍵技術及套用，2019/01-2020/12，已結題，主研
(9)四川省科技計畫項目，2018JY0028，橫向功率高壓器件縱向結型耐壓層最佳化設計模型與新結構研究（重點），2018/01-2020/12，已結題，主研
(10) 橫向項目，190272，智慧型高側電源開關產品開發及技術平台建設和專項研究，2018/11-2021/12，在研罪犁台，主研
(11) 橫向項目，180454，600V SOI高壓集成器件研發，2018/08-2019/06，已結題，主研
Ø 代表性論文
Ø 代表性論文
ü 期刊論文
(1)Wentong Zhang*, Junqing He, Shikang Cheng, Sen Zhang, Boyong He, Ming Qiao, Zhaoji Li, and Bo Zhang, “Novel Self-Modulated Lateral Superjunction Device Suppressing the Inherent 3-D JFET Effect,” IEEE Electron Device Letters, 2020, 41 (9), 1392-1395.
(2)Bo Zhang*, Wentong Zhang, Jian Zu, Ming Qiao, Sen Zhang, Zhili Zhang, Boyong He, Zhaoji Li, “Novel Homogenization Field Technology in Lateral Power Devices,” IEEE Electron Device Letters, 2020, 41(11), 1677-1680
(3)Wentong Zhang*, Rui Wang, Shikang Cheng, Yan Gu, Sen Zhang, Boyong He, Ming Qiao, Zhaoji Li, Bo Zhang, “Optimization and Experiments of Lateral Semi-Superjunction Device Based on Normalized Current-Carrying Capability,” IEEE Electron Device Letters, 2019, 40 (12), 1969-1972.
(4)Wentong Zhang*, Lu Li, Ming Qiao, Zhenya Zhan, Shikang Cheng, Sen Zhang, Boyong He, Xiaorong Luo, Zhaoji Li, Bo Zhang“A Novel High Voltage Ultra-Thin SOI-LDMOS With Sectional Linearly Doped Drift Region,” IEEE Electron Device Letters, 2019, 40(7): 1151 - 1154.
(5)Wentong Zhang*, Li Ye, Dong Fang, Ming Qiao, Kui Xiao, Boyong He, Zhaoji Li, and Bo Zhang, “Model and Experiments of Small-Size Vertical Devices With Field Plate,” IEEE Transactions on Electron Devices, 2019, 66(3): 1416-1421.
(6)Wentong Zhang*, Chunlan Lai, Ming Qiao, Zhaoji Li, and Bo Zhang, “The Minimum Specific on-Resistance of Semi-SJ Device,” IEEE Transactions on Electron Devices, 2019, 66(1): 598-604.
(7)Wentong Zhang*, Zhenya Zhan, Yang Yu, Shikang Cheng, Yan Gu, Sen Zhang, Xiaorong Luo, Zehong Li, Ming Qiao, Zhaoji Li, and Bo Zhang. “Novel Superjunction LDMOS (>950 V) With a Thin Layer SOI,” IEEE Electron Device Letters, 2017, 38(11): 1555-1558
(8)Wentong Zhang*, Bo Zhang, Ming Qiao, Zehong Li, Xiaorong Luo and Zhaoji Li. “Optimization and new structure of super junction with isolator layer,” IEEE Transactions on Electron Devices, 2017, 64(1): 217-223
(9)Wentong Zhang*, Bo Zhang, Ming Qiao, Zehong Li, Xiaorong Luo and Zhaoji Li. The Ron,min of balanced symmetric vertical super junction based on R-well model, IEEE Transactions on Electron Devices, 2017, 64(1): 224-230
(10) Wentong Zhang*, Bo Zhang, Ming Qiao, Zehong Li, Xiaorong Luo and Zhaoji Li, “Optimization of Lateral Super Junction based on the Minimum Specific On-resistance,” IEEE Transactions on Electron Devices, vol. 63, no. 5, pp. 1984-1990, May. 2016.
(11) Wentong Zhang*, Bo Zhang, Zehong Li, Ming Qiao and Zhaoji Li, “Theory of Super Junction with NFD and FD Modes based on Normalized Breakdown Voltage,” IEEE Transactions on Electron Devices, vol. 62, no. 12, pp. 4114-4120, Dec. 2015.
(12) Wentong Zhang*, Bo Zhang, Ming Qiao, Lijuan Wu, Kun Mao and Zhaoji Li, “A Novel Vertical Field Plate Lateral Device with Ultra-low Specific On-resistance,” IEEE Transactions on Electron Devices, vol. 61, no. 2, pp. 518-524, Feb. 2014.
(13) Bo Zhang*, Wentong Zhang, Zehong Li, Ming Qiao and Zhaoji Li, “Equivalent Substrate Model for Lateral Super Junction Device,” IEEE Transactions on Electron Devices, vol. 61, no. 2, pp. 525-532, Feb. 2014.
(14) Wentong Zhang*, Lijuan Wu, Ming Qiao, Xiaorong Luo, Bo Zhang and Zhaoji Li, “Novel high-voltage power lateral MOSFET with adaptive buried electrodes,” Chinese Physics B, vol. 21, no. 7, pp. 444-449, 2012.
ü 會議論文
(1)Wentong Zhang*, Jian Zu, Xuhan Zhu, Sen Zhang, Zhili Zhang, Nailong He, Boyong He, Ming Qiao, Zhaoji Li, and Bo Zhang, “Mechanism and Experiments of a Novel Dielectric Termination Technology Based on Equal-potential Principle,” in Proc. 32st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 38-41, Sep. 2020. (Oral).
(2)Nailong He*, Sen Zhang, Xuhan Zhu, Xuchao Li, Hao Wang, Wentong Zhang, and Boyong He, “A 0.25 μm 700 V BCD Technology with Ultra-low Specific On-resistance SJ-LDMOS,” in Proc. 32st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 419-422, Sep. 2020.
(3)Guangsheng Zhang, Wentong Zhang*, Junqing He, Xuhan Zhu, Sen Zhang, Jingchuan Zhao, Zhili Zhang, Ming Qiao, Xin Zhou, Zhaoji Li, and Bo Zhang, “Experiments of a Novel low on-resistance LDMOS with 3-D Floating Vertical Field Plate,” in Proc. 31st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 507-510, May. 2019. (Oral).
(4)Wentong Zhang, Song Pu, Chunlan Lai, Li Ye, Shikang Cheng, Sen Zhang, Boyong He, Zhuo Wang, Xiaorong Luo, Ming Qiao, Zhaoji Li, and Bo Zhang, “Non-full Depletion Mode and its Experimental Realization of the Lateral Superjunction,” in Proc. 30st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 475-478, May. 2018. (Oral).
(5)Wentong Zhang*, Ming Qiao, Lijuan Wu, Ke Ye, Zhuo Wang, Zhigang Wang, Xiaorong Luo, Sen Zhang, Wei Su, Bo Zhang, and Zhaoji Li, “Ultra-low Specific On-resistance SOI High Voltage Trench LDMOS with Dielectric Field Enhancement Based on ENBULF Concept,” in Proc. 25th International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 329-332, May. 2013. (Oral).
ü 其他論文
(1)Bo Zhang*, Wentong Zhang, Ming Qiao, Zhenya Zhan, and Zhaoji Li, “Concept and design of super junction devices,”. Journal of Semiconductors, 2018, 39(2): 021001-1-021001-12.
(2)L.J. Wu, W.T. Zhang, M. Qiao, B. Zhang and Z.J. Li, “SOI SJ high voltage device with linear variable doping interface thin silicon layer,” Electronics Letters, vol. 48, no. 5, pp. 297-298, Mar. 2012.
(3)Wu Lijuan, Zhang Wentong, Zhang Bo and Li Zhaoji, “A high voltage SOI PLDMOS with a Partical interface equipotential floating buried layer,” Journal of semiconductors, vol. 34, no. 7, pp: 074009(1-5), Jul. 2013.
(4)Wu Lijuan, Zhang Wentong, Zhang Bo, Li Zhaoji, “A Novel Silicon-on-Insulator Super-Junction Lateral-Double-Diffused Metal-Oxide-Semiconductor Transistor with T-Dual Dielectric Buried Layers,” Chinese Physics Letters, Vol. 30, No. 12, 127102(1-4), 2013.
(5)Wu Lijuan, Zhang Wentong, Zhang Bo and Li Zhaoji, “A novel SOI high-voltage SJ-pLDMOS based on self-adaptive charge balance,” Journal of semiconductors, vol. 35, no. 2, pp: 024004(1-5), Feb. 2014.
(6)Kun Mao, Ming Qiao, WenTong Zhang, Bo Zhang and Zhaoji Li, “A 700 V narrow channel nJFET with low pinch-off voltage and suppressed drain-induced barrier lowering effect,” Superlattices and Microstructures, vol. 75, no. 2, pp: 576–585, Nov. 2014.
(7)Qiao Ming, Zhuang Xiang, Wu Lijuan, Zhang Wentong, Wen Hengjuan, Zhang Bo, Li Zhaoji, “Breakdown voltage model and structure realization of the thin silicon layer linear variable doping SOI high voltage device with multiple step field plates,” Chinese Physics B, Vol. 21 No. 10, 108502(1-8), 2012.
Ø 主要發明專利
ü 授權專利：
(1)章文通, 何俊卿, 楊昆, 王睿, 張森, 喬明, 張波, 李肇基, 具有電荷平衡耐壓層的縱向浮空場板器件及其製造方法, ZL201910819934.0
(2)章文通, 楊昆, 何俊卿, 王睿, 張森, 喬明, 王卓, 張波, 李肇基, 一種超結LIGBT功率器件, ZL201910836726.1
(3)章文通，詹珍雅，肖倩倩，余洋，王正康，喬明，一種SOI橫向高壓器件，ZL201710203874.0
(4)章文通 詹珍雅 李珂 余洋 梁龍飛 喬明 張波，一種消除高電場的器件，ZL201710642100.8
(5)張波，章文通，陳鋼，喬明，李肇基，一種具有超低比導通電阻特性的高壓功率器件，2016.10.05，中國，ZL201410424546.X
(6)喬明，章文通，黃琬琰，余洋，張波，一種超結半導體器件終端結構，ZL201610353060.0
(7)喬明，章文通，李燕妃，李肇基，張波，一種超低比導通電阻的橫向高壓器件，2016.08.31，中國，ZL201310743344.7
(8)喬明，章文通，薛騰飛，祁嬌嬌，張波，一種橫向高壓器件漂移區的製造方法，2016.04.06，中國，ZL201310526919.X
(9)喬明，章文通，黃軍軍，張波，一種橫向高壓超結功率半導體器件，2016.05.11，中國，ZL201310421765.8
(10) 喬明，蔡林希，章文通，胡利志，張波，一種部分SOI超結高壓功率半導體器件，2016.08.31，中國，ZL201310345306.6
(11) 喬明，許琬，章文通，李燕妃，何逸濤，張昕，張波，一種橫向恆流二極體，2016.01.20，中國，ZL201310275984.X
(12) 喬明, 許琬, 張昕, 章文通, 李燕妃, 吳文杰, 張波, 一種低正向壓降的二極體, ZL201310380184.4
(13) 喬明，蔡林希，章文通，李燕妃，張波，一種超結LDMOS器件，2015.04.15，中國，ZL201310077827.8
(14) 喬明，李燕妃，章文通，吳文杰，許琬，蔡林希，陳濤，胡利志，黃健文，張波，一種橫向高壓功率半導體器件，2015.08.19，中國，ZL201210516539.3
(15) 喬明，章文通，李燕妃，許琬，蔡林希，吳文杰，陳濤，胡利志，黃健文，張波，一種橫向超結高壓功率半導體器件，2015.08.19，中國，ZL201210516380.5
(16) 喬明，章文通，許琬，李燕妃，張昕，吳文杰，張波，一種超低比導通電阻的SOI橫向高壓功率器件，2015.09.09，中國，ZL201210518182.2
(17) 喬明，周鋅，溫恆娟，何逸濤，章文通，向凡，葉俊，張波，一種用於SOI高壓積體電路的半導體器件，2013.07.17，中國，ZL201110318010.6
(18) 喬明，銀杉，趙遠遠，章文通，溫恆娟，向凡，周鋅，一種基於N型外延層的BCD集成器件及其製造方法，2012.11.07，中國，ZL201110105986.5
(19) Ming Qiao, Yang Yu, Wentong Zhang, Zhengkang Wang, Zhenya Zhan, Bo Zhang, Lateral high-voltage device，2018.09.04，美國， US10068965B1
ü 申請專利
(1)章文通, 朱旭晗, 祖健, 喬明, 李肇基, 張波, 具有階梯分立禁止槽的低柵電荷器件及其製造方法, CN202010890066.8
(2)章文通, 祖健, 朱旭晗, 方冬, 喬明, 李肇基, 張波, 具有控制柵保護層的分離柵器件及其製造方法, CN202010888222.7
(3)章文通, 祖健, 朱旭晗, 喬明, 李肇基, 張波, 具有等勢浮空槽的低阻器件及其製造方法, CN202010888774.8
(4)章文通, 祖健, 朱旭晗, 何乃龍, 喬明, 李肇基, 張波, 具有高深寬比體內超結的橫向高壓器件及其製造方法, CN202010887963.3
(5)張波, 朱旭晗, 祖健, 章文通, 喬明, 李肇基, 高壓三維耗盡超結LDMOS器件及其製造方法, CN202010888999.3
(6)章文通, 朱旭晗, 祖健, 喬明, 李肇基, 張波, 一種SOI橫向絕緣柵雙極電晶體, CN202010888909.0
(7)王卓, 祖健, 朱旭晗, 章文通, 方冬, 喬明, 李肇基, 張波, 具有高可靠性的分離柵VDMOS器件及其製造方法, CN202010888687.2
(8)章文通, 朱旭晗, 祖健, 喬明, 李肇基, 張波, 消除體內曲率效應的等勢降場器件及其製造方法, CN202010888944.2
(9)章文通, 楊昆, 何俊卿, 王睿, 喬明, 王卓, 張波, 李肇基, 一種IGBT功率器件, CN201910836723.8
(10) 章文通, 楊昆, 何俊卿, 王睿, 張森, 喬明, 王卓, 張波, 李肇基, 一種橫向高壓功率半導體器件的槽型終端結構, CN201910837060.1
(11) 章文通, 何俊卿, 楊昆, 王睿, 喬明, 王卓, 張波, 李肇基, 電荷平衡的槽型器件終端結構, CN201910819875.7
(12) 章文通, 何俊卿, 楊昆, 王睿, 喬明, 王卓, 張波, 李肇基, 具有低柵電荷特性的垂直溝道器件及製造方法, CN201910819842.2
(13) 章文通, 何俊卿, 楊昆, 王睿, 喬明, 王卓, 張波, 李肇基, 具有高溝道密度的分離柵VDMOS器件及製造方法, CN201910819921.3
(14) 章文通, 何俊卿, 楊昆, 王睿, 張森, 喬明, 張波, 李肇基, 具有縱向浮空場板的器件及其製造方法, CN201910819933.6
(15) 章文通, 何俊卿, 楊昆, 王睿, 張森, 喬明, 張波, 李肇基, 具有深埋層的縱向浮空場板器件及製造方法, CN201910819950.X
(16) 章文通, 何俊卿, 王睿, 楊昆, 喬明, 王卓, 張波, 李肇基, 具有低比導通電阻的槽型器件及其製造方法, CN201910819845.6
(17) 章文通, 何俊卿, 王睿, 楊昆, 喬明, 王卓, 張波, 李肇基, 分離柵VDMOS器件的終端結構, CN201910819894.X
(18) 章文通，葉力，何俊卿，林祺，李珂，李潔，喬明，張波，具有低比導通電阻的分離柵VDMOS器件及製造方法，CN201810967667.7
(19) 章文通，葉力，方冬，林祺，李珂，胡云鶴，喬明，張波，具有體內場板的分離柵VDMOS器件及其製造方法，CN201810968196.1
(20) 章文通，葉力，方冬，李珂，林祺，喬明，張波，具有低比導通電阻的分離柵VDMOS器件及其製造方法，CN201810968880.X
(21) 章文通，葉力，方冬，李珂，林祺，喬明，張波，具有體內場板的分離柵VDMOS器件及其製造方法，CN201810967996.1
(22) 章文通，蒲松，葉力，賴春蘭，喬明，李肇基，張波，基於超結的集成功率器件及其製造方法，CN201810394937.X
(23) 章文通，蒲松，葉力，賴春蘭，喬明，李肇基，張波，一種耗盡型超結MOSFET器件及其製造方法，CN201810393551.7
(24) 章文通，蒲松，葉力，賴春蘭，喬明，李肇基，張波，基於超結自隔離的耗盡型增強型集成功率器件及製造方法，CN201810395835.X
(25) 章文通，詹珍雅，肖倩倩，王正康，喬明，一種具有超結結構的SOI橫向高壓器件，CN201710203410.X
(26) 章文通，詹珍雅，肖倩倩，余洋，喬明，一種半薄矽層結構的橫向高壓器件，CN201710203993.6
(27) 章文通，余洋，李珂，詹珍雅，梁龍飛，喬明，張波，一種高耐壓橫向超結器件，
(28) 喬明，章文通，葉珂，祁嬌嬌，薛騰飛，張波，一種橫向功率器件漂移區的製造方法，CN201310525073.8
(29) 喬明，章文通，祁嬌嬌，薛騰飛，張波，一種半導體器件漂移區的製造方法，CN201310525043.7
(30) 喬明，余洋，章文通，詹珍雅，王正康，梁龍飛，張波，一種橫向高壓器件，CN201710631105.0
(31) 喬明，余洋，章文通，詹珍雅，王正康，梁龍飛，張波，一種橫向高壓器件，CN201710630197.0
(32) 喬明，余洋，章文通，王正康，詹珍雅，張波，一種橫向高壓器件，CN201710495848.X
(33) 喬明，余洋，章文通，王正康，詹珍雅，張波，一種橫向高壓器件，CN201710496712.0
(34) 喬明，方冬，章文通，張波，晶圓及其製備方法，CN201611026608.7
(35) 喬明，方冬，章文通，張波，晶圓及其製備方法，CN201611041964.6
(36) 喬明，詹珍雅，章文通，肖倩倩，王正康，余洋，張波，一種SOI橫向高壓器件及其製造方法，CN201710202930.9
(37) 喬明，詹珍雅，章文通，肖倩倩，曾莉堯，曹厚華，丁柏浪，張波，SOI低阻橫向高壓器件及其製造方法，CN201710202896.5
(38) 喬明，詹珍雅，章文通，肖倩倩，何逸濤，王正康，余洋，張波，一種SOI橫向絕緣柵雙極電晶體，CN201710110260.8
(39) 喬明，詹珍雅，章文通，肖倩倩，王正康，余洋，何逸濤，張波，可抑制Snapback現象的SOI‑LIGBT器件及其製造方法，CN201710108735.X
(40) 喬明，詹珍雅，章文通，何逸濤，肖倩倩，王正康，余洋，張波，一種SOI‑LIGBT器件，CN201710108573.X
(41) 喬明，詹珍雅，章文通，何逸濤，肖倩倩，余洋，王正康，張波，低阻且可抑制負阻效應的SOI‑LIGBT器件及其製造方法，CN201710109457.X
(42) 喬明，黃琬琰，章文通，余洋，張波，一種超結半導體器件終端結構，CN201610357355.5
主講課程
《半導體物理A》
(3)橫向項目，180634，FS型IGBT技術開發，2018/07-2019/10，已結題，主持
(4)博士後面上項目，2018M643447，高功率半超結器件最低比導通電阻Ron,min理論與新結構，2018/05-2021/04，在研，主持
(5)廣東自然科學基金，2018A030310675，部分超結器件最低比導通電阻全域最佳化模型與新結構研究，2018/01-2020/12，已結題，主持
(6)中央高校啟動金，ZYGX2017KYQD159，超薄SOI器件臨界場模型與部分超結新結構研究，2017/05-2018/12，已結題，主持
(7)國家自然科學基金，61874149，對稱極化摻雜增強型功率GaN HFET機理與工藝實現研究，2019/01-2022/12，在研，主研
(8)四川省科技計畫項目，2019YFG0093，低功耗新結構超結VDMOS晶片關鍵技術及套用，2019/01-2020/12，已結題，主研
(9)四川省科技計畫項目，2018JY0028，橫向功率高壓器件縱向結型耐壓層最佳化設計模型與新結構研究（重點），2018/01-2020/12，已結題，主研
(10) 橫向項目，190272，智慧型高側電源開關產品開發及技術平台建設和專項研究，2018/11-2021/12，在研，主研
(11) 橫向項目，180454，600V SOI高壓集成器件研發，2018/08-2019/06，已結題，主研
Ø 代表性論文
Ø 代表性論文
ü 期刊論文
(1)Wentong Zhang*, Junqing He, Shikang Cheng, Sen Zhang, Boyong He, Ming Qiao, Zhaoji Li, and Bo Zhang, “Novel Self-Modulated Lateral Superjunction Device Suppressing the Inherent 3-D JFET Effect,” IEEE Electron Device Letters, 2020, 41 (9), 1392-1395.
(2)Bo Zhang*, Wentong Zhang, Jian Zu, Ming Qiao, Sen Zhang, Zhili Zhang, Boyong He, Zhaoji Li, “Novel Homogenization Field Technology in Lateral Power Devices,” IEEE Electron Device Letters, 2020, 41(11), 1677-1680
(3)Wentong Zhang*, Rui Wang, Shikang Cheng, Yan Gu, Sen Zhang, Boyong He, Ming Qiao, Zhaoji Li, Bo Zhang, “Optimization and Experiments of Lateral Semi-Superjunction Device Based on Normalized Current-Carrying Capability,” IEEE Electron Device Letters, 2019, 40 (12), 1969-1972.
(4)Wentong Zhang*, Lu Li, Ming Qiao, Zhenya Zhan, Shikang Cheng, Sen Zhang, Boyong He, Xiaorong Luo, Zhaoji Li, Bo Zhang“A Novel High Voltage Ultra-Thin SOI-LDMOS With Sectional Linearly Doped Drift Region,” IEEE Electron Device Letters, 2019, 40(7): 1151 - 1154.
(5)Wentong Zhang*, Li Ye, Dong Fang, Ming Qiao, Kui Xiao, Boyong He, Zhaoji Li, and Bo Zhang, “Model and Experiments of Small-Size Vertical Devices With Field Plate,” IEEE Transactions on Electron Devices, 2019, 66(3): 1416-1421.
(6)Wentong Zhang*, Chunlan Lai, Ming Qiao, Zhaoji Li, and Bo Zhang, “The Minimum Specific on-Resistance of Semi-SJ Device,” IEEE Transactions on Electron Devices, 2019, 66(1): 598-604.
(7)Wentong Zhang*, Zhenya Zhan, Yang Yu, Shikang Cheng, Yan Gu, Sen Zhang, Xiaorong Luo, Zehong Li, Ming Qiao, Zhaoji Li, and Bo Zhang. “Novel Superjunction LDMOS (>950 V) With a Thin Layer SOI,” IEEE Electron Device Letters, 2017, 38(11): 1555-1558
(8)Wentong Zhang*, Bo Zhang, Ming Qiao, Zehong Li, Xiaorong Luo and Zhaoji Li. “Optimization and new structure of super junction with isolator layer,” IEEE Transactions on Electron Devices, 2017, 64(1): 217-223
(9)Wentong Zhang*, Bo Zhang, Ming Qiao, Zehong Li, Xiaorong Luo and Zhaoji Li. The Ron,min of balanced symmetric vertical super junction based on R-well model, IEEE Transactions on Electron Devices, 2017, 64(1): 224-230
(10) Wentong Zhang*, Bo Zhang, Ming Qiao, Zehong Li, Xiaorong Luo and Zhaoji Li, “Optimization of Lateral Super Junction based on the Minimum Specific On-resistance,” IEEE Transactions on Electron Devices, vol. 63, no. 5, pp. 1984-1990, May. 2016.
(11) Wentong Zhang*, Bo Zhang, Zehong Li, Ming Qiao and Zhaoji Li, “Theory of Super Junction with NFD and FD Modes based on Normalized Breakdown Voltage,” IEEE Transactions on Electron Devices, vol. 62, no. 12, pp. 4114-4120, Dec. 2015.
(12) Wentong Zhang*, Bo Zhang, Ming Qiao, Lijuan Wu, Kun Mao and Zhaoji Li, “A Novel Vertical Field Plate Lateral Device with Ultra-low Specific On-resistance,” IEEE Transactions on Electron Devices, vol. 61, no. 2, pp. 518-524, Feb. 2014.
(13) Bo Zhang*, Wentong Zhang, Zehong Li, Ming Qiao and Zhaoji Li, “Equivalent Substrate Model for Lateral Super Junction Device,” IEEE Transactions on Electron Devices, vol. 61, no. 2, pp. 525-532, Feb. 2014.
(14) Wentong Zhang*, Lijuan Wu, Ming Qiao, Xiaorong Luo, Bo Zhang and Zhaoji Li, “Novel high-voltage power lateral MOSFET with adaptive buried electrodes,” Chinese Physics B, vol. 21, no. 7, pp. 444-449, 2012.
ü 會議論文
(1)Wentong Zhang*, Jian Zu, Xuhan Zhu, Sen Zhang, Zhili Zhang, Nailong He, Boyong He, Ming Qiao, Zhaoji Li, and Bo Zhang, “Mechanism and Experiments of a Novel Dielectric Termination Technology Based on Equal-potential Principle,” in Proc. 32st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 38-41, Sep. 2020. (Oral).
(2)Nailong He*, Sen Zhang, Xuhan Zhu, Xuchao Li, Hao Wang, Wentong Zhang, and Boyong He, “A 0.25 μm 700 V BCD Technology with Ultra-low Specific On-resistance SJ-LDMOS,” in Proc. 32st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 419-422, Sep. 2020.
(3)Guangsheng Zhang, Wentong Zhang*, Junqing He, Xuhan Zhu, Sen Zhang, Jingchuan Zhao, Zhili Zhang, Ming Qiao, Xin Zhou, Zhaoji Li, and Bo Zhang, “Experiments of a Novel low on-resistance LDMOS with 3-D Floating Vertical Field Plate,” in Proc. 31st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 507-510, May. 2019. (Oral).
(4)Wentong Zhang, Song Pu, Chunlan Lai, Li Ye, Shikang Cheng, Sen Zhang, Boyong He, Zhuo Wang, Xiaorong Luo, Ming Qiao, Zhaoji Li, and Bo Zhang, “Non-full Depletion Mode and its Experimental Realization of the Lateral Superjunction,” in Proc. 30st International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 475-478, May. 2018. (Oral).
(5)Wentong Zhang*, Ming Qiao, Lijuan Wu, Ke Ye, Zhuo Wang, Zhigang Wang, Xiaorong Luo, Sen Zhang, Wei Su, Bo Zhang, and Zhaoji Li, “Ultra-low Specific On-resistance SOI High Voltage Trench LDMOS with Dielectric Field Enhancement Based on ENBULF Concept,” in Proc. 25th International Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 329-332, May. 2013. (Oral).
ü 其他論文
(1)Bo Zhang*, Wentong Zhang, Ming Qiao, Zhenya Zhan, and Zhaoji Li, “Concept and design of super junction devices,”. Journal of Semiconductors, 2018, 39(2): 021001-1-021001-12.
(2)L.J. Wu, W.T. Zhang, M. Qiao, B. Zhang and Z.J. Li, “SOI SJ high voltage device with linear variable doping interface thin silicon layer,” Electronics Letters, vol. 48, no. 5, pp. 297-298, Mar. 2012.
(3)Wu Lijuan, Zhang Wentong, Zhang Bo and Li Zhaoji, “A high voltage SOI PLDMOS with a Partical interface equipotential floating buried layer,” Journal of semiconductors, vol. 34, no. 7, pp: 074009(1-5), Jul. 2013.
(4)Wu Lijuan, Zhang Wentong, Zhang Bo, Li Zhaoji, “A Novel Silicon-on-Insulator Super-Junction Lateral-Double-Diffused Metal-Oxide-Semiconductor Transistor with T-Dual Dielectric Buried Layers,” Chinese Physics Letters, Vol. 30, No. 12, 127102(1-4), 2013.
(5)Wu Lijuan, Zhang Wentong, Zhang Bo and Li Zhaoji, “A novel SOI high-voltage SJ-pLDMOS based on self-adaptive charge balance,” Journal of semiconductors, vol. 35, no. 2, pp: 024004(1-5), Feb. 2014.
(6)Kun Mao, Ming Qiao, WenTong Zhang, Bo Zhang and Zhaoji Li, “A 700 V narrow channel nJFET with low pinch-off voltage and suppressed drain-induced barrier lowering effect,” Superlattices and Microstructures, vol. 75, no. 2, pp: 576–585, Nov. 2014.
(7)Qiao Ming, Zhuang Xiang, Wu Lijuan, Zhang Wentong, Wen Hengjuan, Zhang Bo, Li Zhaoji, “Breakdown voltage model and structure realization of the thin silicon layer linear variable doping SOI high voltage device with multiple step field plates,” Chinese Physics B, Vol. 21 No. 10, 108502(1-8), 2012.
Ø 主要發明專利
ü 授權專利：
(1)章文通, 何俊卿, 楊昆, 王睿, 張森, 喬明, 張波, 李肇基, 具有電荷平衡耐壓層的縱向浮空場板器件及其製造方法, ZL201910819934.0
(2)章文通, 楊昆, 何俊卿, 王睿, 張森, 喬明, 王卓, 張波, 李肇基, 一種超結LIGBT功率器件, ZL201910836726.1
(3)章文通，詹珍雅，肖倩倩，余洋，王正康，喬明，一種SOI橫向高壓器件，ZL201710203874.0
(4)章文通 詹珍雅 李珂 余洋 梁龍飛 喬明 張波，一種消除高電場的器件，ZL201710642100.8
(5)張波，章文通，陳鋼，喬明，李肇基，一種具有超低比導通電阻特性的高壓功率器件，2016.10.05，中國，ZL201410424546.X
(6)喬明，章文通，黃琬琰，余洋，張波，一種超結半導體器件終端結構，ZL201610353060.0
(7)喬明，章文通，李燕妃，李肇基，張波，一種超低比導通電阻的橫向高壓器件，2016.08.31，中國，ZL201310743344.7
(8)喬明，章文通，薛騰飛，祁嬌嬌，張波，一種橫向高壓器件漂移區的製造方法，2016.04.06，中國，ZL201310526919.X
(9)喬明，章文通，黃軍軍，張波，一種橫向高壓超結功率半導體器件，2016.05.11，中國，ZL201310421765.8
(10) 喬明，蔡林希，章文通，胡利志，張波，一種部分SOI超結高壓功率半導體器件，2016.08.31，中國，ZL201310345306.6
(11) 喬明，許琬，章文通，李燕妃，何逸濤，張昕，張波，一種橫向恆流二極體，2016.01.20，中國，ZL201310275984.X
(12) 喬明, 許琬, 張昕, 章文通, 李燕妃, 吳文杰, 張波, 一種低正向壓降的二極體, ZL201310380184.4
(13) 喬明，蔡林希，章文通，李燕妃，張波，一種超結LDMOS器件，2015.04.15，中國，ZL201310077827.8
(14) 喬明，李燕妃，章文通，吳文杰，許琬，蔡林希，陳濤，胡利志，黃健文，張波，一種橫向高壓功率半導體器件，2015.08.19，中國，ZL201210516539.3
(15) 喬明，章文通，李燕妃，許琬，蔡林希，吳文杰，陳濤，胡利志，黃健文，張波，一種橫向超結高壓功率半導體器件，2015.08.19，中國，ZL201210516380.5
(16) 喬明，章文通，許琬，李燕妃，張昕，吳文杰，張波，一種超低比導通電阻的SOI橫向高壓功率器件，2015.09.09，中國，ZL201210518182.2
(17) 喬明，周鋅，溫恆娟，何逸濤，章文通，向凡，葉俊，張波，一種用於SOI高壓積體電路的半導體器件，2013.07.17，中國，ZL201110318010.6
(18) 喬明，銀杉，趙遠遠，章文通，溫恆娟，向凡，周鋅，一種基於N型外延層的BCD集成器件及其製造方法，2012.11.07，中國，ZL201110105986.5
(19) Ming Qiao, Yang Yu, Wentong Zhang, Zhengkang Wang, Zhenya Zhan, Bo Zhang, Lateral high-voltage device，2018.09.04，美國， US10068965B1
ü 申請專利
(1)章文通, 朱旭晗, 祖健, 喬明, 李肇基, 張波, 具有階梯分立禁止槽的低柵電荷器件及其製造方法, CN202010890066.8
(2)章文通, 祖健, 朱旭晗, 方冬, 喬明, 李肇基, 張波, 具有控制柵保護層的分離柵器件及其製造方法, CN202010888222.7
(3)章文通, 祖健, 朱旭晗, 喬明, 李肇基, 張波, 具有等勢浮空槽的低阻器件及其製造方法, CN202010888774.8
(4)章文通, 祖健, 朱旭晗, 何乃龍, 喬明, 李肇基, 張波, 具有高深寬比體內超結的橫向高壓器件及其製造方法, CN202010887963.3
(5)張波, 朱旭晗, 祖健, 章文通, 喬明, 李肇基, 高壓三維耗盡超結LDMOS器件及其製造方法, CN202010888999.3
(6)章文通, 朱旭晗, 祖健, 喬明, 李肇基, 張波, 一種SOI橫向絕緣柵雙極電晶體, CN202010888909.0
(7)王卓, 祖健, 朱旭晗, 章文通, 方冬, 喬明, 李肇基, 張波, 具有高可靠性的分離柵VDMOS器件及其製造方法, CN202010888687.2
(8)章文通, 朱旭晗, 祖健, 喬明, 李肇基, 張波, 消除體內曲率效應的等勢降場器件及其製造方法, CN202010888944.2
(9)章文通, 楊昆, 何俊卿, 王睿, 喬明, 王卓, 張波, 李肇基, 一種IGBT功率器件, CN201910836723.8
(10) 章文通, 楊昆, 何俊卿, 王睿, 張森, 喬明, 王卓, 張波, 李肇基, 一種橫向高壓功率半導體器件的槽型終端結構, CN201910837060.1
(11) 章文通, 何俊卿, 楊昆, 王睿, 喬明, 王卓, 張波, 李肇基, 電荷平衡的槽型器件終端結構, CN201910819875.7
(12) 章文通, 何俊卿, 楊昆, 王睿, 喬明, 王卓, 張波, 李肇基, 具有低柵電荷特性的垂直溝道器件及製造方法, CN201910819842.2
(13) 章文通, 何俊卿, 楊昆, 王睿, 喬明, 王卓, 張波, 李肇基, 具有高溝道密度的分離柵VDMOS器件及製造方法, CN201910819921.3
(14) 章文通, 何俊卿, 楊昆, 王睿, 張森, 喬明, 張波, 李肇基, 具有縱向浮空場板的器件及其製造方法, CN201910819933.6
(15) 章文通, 何俊卿, 楊昆, 王睿, 張森, 喬明, 張波, 李肇基, 具有深埋層的縱向浮空場板器件及製造方法, CN201910819950.X
(16) 章文通, 何俊卿, 王睿, 楊昆, 喬明, 王卓, 張波, 李肇基, 具有低比導通電阻的槽型器件及其製造方法, CN201910819845.6
(17) 章文通, 何俊卿, 王睿, 楊昆, 喬明, 王卓, 張波, 李肇基, 分離柵VDMOS器件的終端結構, CN201910819894.X
(18) 章文通，葉力，何俊卿，林祺，李珂，李潔，喬明，張波，具有低比導通電阻的分離柵VDMOS器件及製造方法，CN201810967667.7
(19) 章文通，葉力，方冬，林祺，李珂，胡云鶴，喬明，張波，具有體內場板的分離柵VDMOS器件及其製造方法，CN201810968196.1
(20) 章文通，葉力，方冬，李珂，林祺，喬明，張波，具有低比導通電阻的分離柵VDMOS器件及其製造方法，CN201810968880.X
(21) 章文通，葉力，方冬，李珂，林祺，喬明，張波，具有體內場板的分離柵VDMOS器件及其製造方法，CN201810967996.1
(22) 章文通，蒲松，葉力，賴春蘭，喬明，李肇基，張波，基於超結的集成功率器件及其製造方法，CN201810394937.X
(23) 章文通，蒲松，葉力，賴春蘭，喬明，李肇基，張波，一種耗盡型超結MOSFET器件及其製造方法，CN201810393551.7
(24) 章文通，蒲松，葉力，賴春蘭，喬明，李肇基，張波，基於超結自隔離的耗盡型增強型集成功率器件及製造方法，CN201810395835.X
(25) 章文通，詹珍雅，肖倩倩，王正康，喬明，一種具有超結結構的SOI橫向高壓器件，CN201710203410.X
(26) 章文通，詹珍雅，肖倩倩，余洋，喬明，一種半薄矽層結構的橫向高壓器件，CN201710203993.6
(27) 章文通，余洋，李珂，詹珍雅，梁龍飛，喬明，張波，一種高耐壓橫向超結器件，
(28) 喬明，章文通，葉珂，祁嬌嬌，薛騰飛，張波，一種橫向功率器件漂移區的製造方法，CN201310525073.8
(29) 喬明，章文通，祁嬌嬌，薛騰飛，張波，一種半導體器件漂移區的製造方法，CN201310525043.7
(30) 喬明，余洋，章文通，詹珍雅，王正康，梁龍飛，張波，一種橫向高壓器件，CN201710631105.0
(31) 喬明，余洋，章文通，詹珍雅，王正康，梁龍飛，張波，一種橫向高壓器件，CN201710630197.0
(32) 喬明，余洋，章文通，王正康，詹珍雅，張波，一種橫向高壓器件，CN201710495848.X
(33) 喬明，余洋，章文通，王正康，詹珍雅，張波，一種橫向高壓器件，CN201710496712.0
(34) 喬明，方冬，章文通，張波，晶圓及其製備方法，CN201611026608.7
(35) 喬明，方冬，章文通，張波，晶圓及其製備方法，CN201611041964.6
(36) 喬明，詹珍雅，章文通，肖倩倩，王正康，余洋，張波，一種SOI橫向高壓器件及其製造方法，CN201710202930.9
(37) 喬明，詹珍雅，章文通，肖倩倩，曾莉堯，曹厚華，丁柏浪，張波，SOI低阻橫向高壓器件及其製造方法，CN201710202896.5
(38) 喬明，詹珍雅，章文通，肖倩倩，何逸濤，王正康，余洋，張波，一種SOI橫向絕緣柵雙極電晶體，CN201710110260.8
(39) 喬明，詹珍雅，章文通，肖倩倩，王正康，余洋，何逸濤，張波，可抑制Snapback現象的SOI‑LIGBT器件及其製造方法，CN201710108735.X
(40) 喬明，詹珍雅，章文通，何逸濤，肖倩倩，王正康，余洋，張波，一種SOI‑LIGBT器件，CN201710108573.X
(41) 喬明，詹珍雅，章文通，何逸濤，肖倩倩，余洋，王正康，張波，低阻且可抑制負阻效應的SOI‑LIGBT器件及其製造方法，CN201710109457.X
(42) 喬明，黃琬琰，章文通，余洋，張波，一種超結半導體器件終端結構，CN201610357355.5
主講課程
《半導體物理A》
