橫向供電（Lateral Power Delivery, LPD）是一種晶片供電架構，主要用於加速器卡等場景。在該架構下，電源模組（如MCM）布置在處理器（XPU）的側面，通過PCB層面橫向傳輸電流。這種設計旨在減少供電網路（PDN）損耗、降低電阻、提高瞬態性能，並能將峰值電流容量擴展到1000A以上。它支持OCP加速器模組（OAM）卡及定製AI加速器卡的供電需求。
隨著AI晶片功耗邁向千瓦級，電流需求增長至數千安培，傳統橫向供電架構的限制開始顯現。通過PCB長距離橫向傳輸大電流，會導致嚴重的電壓降、能耗和發熱問題。同時，密集的電源布線會與SerDes等高速信號通道爭奪有限的布局空間，形成電源完整性與信號完整性之間的衝突。為應對這些挑戰，行業開始探討轉向垂直供電（VPD）架構。
基本介紹
- 中文名：橫向供電
- 外文名：Lateral Power Delivery, LPD
- 產品類型：晶片供電架構
工作原理,分類與結構,套用場景,發展歷程,挑戰與局限性,發展趨勢,
工作原理
在橫向供電架構下，電源供電模組位於PCB板上，由VR控制器、功率晶片、電容和電感等組成。供電模組中VR控制器、功率晶片和晶片分布在同一水平面，通過將供電網路平鋪至AI晶片，實現54V直流電多級降壓至1V，為AI晶片進行供電。
在橫向供電方案中，穩壓器與處理器相鄰布置，電流在PCB層內通過走線橫向流動。然而，這些走線的電阻會帶來額外的功率損耗與過多的熱量產生。
晶片周圍物理空間極其有限，該區域不僅要放置VRM、電容和大電流電感器，還要為高速信號線的出口區域預留空間。此類高速信號走線對電磁噪聲極其敏感，需要遠離大電流、高開關噪聲的電源組件，導致供電組件與高速信號通道在此布局產生衝突。
由於供電模組無法靠近AI晶片周圍放置，通常只能部署在晶片的周邊位置，供電路徑過長會造成晶片供電熱損耗變大。根據功率損耗P=IR，一方面供電傳輸路徑越長，電阻越大，損耗越大；另一方面，電流越大也會顯著增加電源供電網路中的傳導熱損耗。在水平橫向供電架構下，電流從430A增長到1000A以上，會產生額外4~5倍的熱量損耗。
分類與結構
橫向供電是分比式電源架構（如Vicor FPA）中的一種關鍵供電方案，通常與垂直供電方案並列，根據處理器電流需求進行劃分選擇。
根據電源模組（如電流倍增器VTM或穩壓器）相對於處理器的布置位置，橫向供電主要有兩種結構：一種是電源模組位於處理器的上下側或左右側；另一種是電源模組位於板卡頂部或底部，電流在PCB層內橫向流動。
實現大電流傳輸的核心模組化電流倍增器通常布置在主機板或處理器基板上，並與處理器相鄰，這種布置方式能最大限度降低供電網路損耗，並減少電源所需的處理器基板BGA引腳數量。
套用場景
橫向供電（LPD）在數據中心48V電源架構中套用，特別是在AI系統（如AI加速器卡）中占據較高市場份額。它支持OCP加速器模組(OAM)卡及定製AI加速器卡的供電，常採用合封電源技術以降低PDN損耗和減少處理器基板BGA引腳。
發展歷程
當晶片功耗為100或200瓦時，橫向供電方法尚可行。
當晶片功耗由百瓦級跨越千瓦級閾值，傳統橫向供電架構的限制開始顯現。在加速器卡中，通過PCB長距離橫向傳輸數千安培電流，不僅造成嚴重電壓降和能耗，還搶占了寶貴的布線面積，使電源完整性與信號完整性形成對立。
隨著GPU功耗邁向3-5KW，電流需求逼近10000A，傳統的橫向供電(LPD)的發熱瓶頸難突破。較多頭部企業都在探討轉向垂直供電架構(Vertical Power Delivery, VPD)以尋求突破。
挑戰與局限性
隨著AI晶片功耗攀升至千瓦級，傳統橫向供電架構面臨嚴峻挑戰，主要體現在功率損耗、散熱和布局衝突等方面。
當晶片功耗由百瓦級跨越千瓦級閾值，傳統橫向供電架構的限制開始顯現。橫向供電受限於PCB布線損耗和空間衝突，無法滿足千瓦級AI晶片的供電需求，現在卻成了現代AI硬體的限制因素。
這些局限性是推動供電架構向垂直供電（VPD）等新方案演進的主要原因。
發展趨勢
隨著GPU功耗邁向3-5KW，電流需求逼近10000A，傳統的橫向供電(LPD)的發熱瓶頸難突破。針對AI伺服器領域，較多頭部企業都在探討轉向垂直供電架構(Vertical Power Delivery, VPD)以突破傳統橫向供電(Lateral Power Delivery, LPD)的瓶頸。
在分比式電源架構中，存在橫向與垂直兩種模組化電源方案選項，兩種方案將根據處理器電流進行劃分。對於有極高電流需求的處理器，合封電源垂直供電(VPD)方案可將MCM直接部署在處理器下方。
面對AI伺服器算力爆發帶來的供電瓶頸，要突破傳統橫向供電的發熱瓶頸，需要依靠底層架構的創新。
