《數字電路邏輯與設計》是2006年2月1日北京理工大學出版社出版的圖書。
基本介紹
- 書名：數字電路邏輯與設計
- 又名：數字電路分析與設計
- ISBN：7564007028
- 頁數：288頁
- 出版社：北京理工大學出版社
- 出版時間：2006年2月1日
- 裝幀：平裝
- 開本：16開
- 叢書名：高等學校套用型系列規劃教材
- 版次：1
- 條形碼：9787564007027
- 尺寸：25.6 x 18.2 x 1.6 cm
- 重量：458 g
內容簡介,目錄,
內容簡介
數字電路與邏輯設計是計算機專業和電子信息類專業的一門重要硬體基礎課，其理論性和實踐性很強，尤其強調工程套用。本書以積體電路套用為重點，把握理論必須夠用為度的原則，強化學生的動手操作能力。本書共8章，內容包括邏輯函式的化簡、集成門電路、積體電路觸發器、組合邏輯電路、時序邏輯電路、數模和模數轉換、存儲器、課程設計與套用實例等。數字電路與邏輯設計是 北京理工大學出版社出版的教科書。是計算機專業和電子信息類專業的一門重要硬體基礎課，其理論性和實踐性很強，尤其強調工程套用。本書以積體電路套用為重點，把握理論必須夠用為度的原則，強化學生的動手操作能力。本書共8章，內容包括邏輯函式的化簡、集成門電路、積體電路觸發器、組合邏輯電路、時序邏輯電路、數模和模數轉換、存儲器、課程設計與套用實例等。
目錄
第1章 邏輯代數和邏輯函式的化簡
1.1 邏輯變數及其基本運算
邏輯運算又稱布爾運算 布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律 。這一邏輯理論人們常稱它為布爾代數。20世紀30年代，邏輯代數在電路系統上獲得套用，隨後，由於電子技術與計算機的發展，出現各種複雜的大系統，它們的變換規律也遵守布爾所揭示的規律。邏輯運算 (logical operators) 通常用來測試真假值。最常見到的邏輯運算就是循環的處理，用來判斷是否該離開循環或繼續執行循環內的指令。
1.1.1 邏輯變數
1.1.2 基本邏輯運算
1.2 邏輯代數的基本定律和基本運算規則
1.2.1 邏輯代數的基本定律
1.2.2 邏輯函式的基本規則
1.3 邏輯函式的公式化簡法
1.3.1 並項法
1.3.2 吸收法
1.3.3 消因子法
1.3.4 消項法
1.3.5 配項法
1.4 邏輯函式的卡諾圖化簡方法
1.4.1 最小項和最小項表達式
1.4.2 卡諾圖及其化簡
1.4.3 帶約束條件的邏輯函式的化簡
1.5 邏輯函式的表示方法及其關係
1.6 多輸出函式的化簡方法
1.7 邏輯函式表達式的形式
1.8 簡單的邏輯電路設計
本章小結
習題
第2章 集成門電路
邏輯門（Logic Gates)是在積體電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由電晶體組成。這些電晶體的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括“與”門，“或”門，“非”門，“異或”門(Exclusive OR gate)（也稱：互斥或）等等。邏輯門可以組合使用實現更為複雜的邏輯運算。
第3章 集成觸發器
電平觸發的主從觸發器工作時，必須在正跳沿前加入輸入信號。如果在CP 高電平期間輸入端出現干擾信號，那么就有可能使觸發器的狀態出錯。而邊沿觸發器允許在CP 觸發沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發器也稱為維持-阻塞邊沿D觸發器。
第4章 組合邏輯電路
數字電路根據邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。
組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。其邏輯函式如下：
Li=f（A1，A2，A3……An） (i=1，2，3…m)
其中，A1~An為輸入變數，Li為輸出變數。
組合邏輯電路的特點歸納如下：
① 輸入、輸出之間沒有返饋延遲通道；
② 電路中無記憶單元。
對於第一個邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現形式，所以，一個特定的邏輯問題，其對應的真值表是惟一的，但實現它的邏輯電路是多種多樣的。在實際設計工作中，如果由於某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從而能使用其他器件來代替該器件。同時，為了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現邏輯表達式。要求在滿足邏輯功能和技術要求基礎上，力求使電路簡單、經濟、可靠、實現組合邏輯函式的途徑是多種多樣的，可採用基本門電路，也可採用中、大規模積體電路。其一般設計步驟為：
① 分析設計要求，列真值表；
② 進行邏輯和必要變換。得出所需要的最簡邏輯表達式；
③ 畫邏輯圖。
第5章 時序邏輯電路
帶有時序邏輯電路的數字電路主要故障分析：
1. 時鐘：時鐘是整個系統的同步信號，當時鐘出現故障時會帶來整體的功能故障。時鐘脈衝丟失會導致系統數據匯流排、地址匯流排或控制匯流排沒有動作。時鐘脈衝的速率、振幅、寬度、形狀及相位發生變化均可能引發故障。
2. 復位：含有微處理器(MPU)的設備，即使是最小系統，一般都具有復位功能。復位脈衝在系統上電時載入到MPU上，或在特定情況下使程式回到最初狀態(例如，看門狗Watchdog程式)。當復位脈衝不能發生、信號過窄、信號幅度不對、轉換中有干擾或轉換太慢時，程式就可能在錯誤的地址啟動，導致程式混亂。
3. 匯流排：匯流排傳遞指令系列和控制事件，一般有地址匯流排、數據匯流排和控制匯流排。當匯流排即使只有一位發生錯誤時，也會嚴重影響系統功能，出現錯誤定址、錯誤數據或錯誤操作等。匯流排錯誤可能發生在匯流排驅動器中，也可能發生在接收數據位的其它元件中。
4. 中斷：帶微處理器(MPU)的系統一般都能夠回響中斷信號或設備請求，產生控制邏輯，以暫時中斷程式執行，轉到特殊程式，為中斷設備服務，然後自動回到主程式。中斷錯誤主要是中斷線路粘附(此時系統操作非常緩慢)或受到干擾(系統錯誤回響中斷請求)。
