《數字電子技術基礎》是2014年清華大學出版社出版的圖書，作者是陳文楷、范秀娟。
基本介紹
- 書名：數字電子技術基礎
- 作者：陳文楷、范秀娟
- ISBN：9787302371687
- 定價：49元
- 出版社：清華大學出版社
- 出版時間：2014.10.01
內容簡介,圖書目錄,
內容簡介
本書按照教育部高等學校電工電子基礎課程教學指導委員會制訂的“數字電子技術基礎課程教學基本要求”編寫。全書主要內容包括數制與碼制、邏輯代數基礎、門電路、VHDL語言基礎、組合邏輯電路、觸發器和可程式器件、時序邏輯電路的分析與設計、存儲器、脈衝波形的產生和整形。本書以CMOS邏輯門為主, 減少電晶體和小規模積體電路的內容, 講述各種邏輯關係。引入可程式邏輯器件和VHDL語言的內容,把數字電路與VHDL語言描述融合在一起。在學習數字電路的同時學習VHDL語言描述方法。學習教材內容的同時引入QuartusⅡ仿真軟體使學生初步掌握一種EDA軟體的使用方法。本書可作為電氣工程、自動化、電子信息類、儀器儀表類等相關專業使用。也可供從事相關行業的工程技術人員參考使用。
圖書目錄
第1章數制與碼制
內容提要
1.1概述
1.2數制的表示方法
1.3十進制數與二進制數之間的轉換
1.4二進制算術運算
1.5二進制數的反碼和補碼
1.6帶符號數的表示方法
1.7十六進制數的轉換及運算
1.8碼制的表示方法
本章小結
習題
第2章邏輯代數基礎
內容提要
2.1概述
2.2邏輯代數的3種基本運算
2.3邏輯代數的基本公式和常用公式
2.3.1邏輯代數的基本公式
2.3.2邏輯代數的常用公式
2.4邏輯函式及其表示方法
2.4.1邏輯函式
2.4.2邏輯函式的表示
2.5邏輯函式的兩種標準形式
2.5.1邏輯函式的最小項和最大項
2.5.2邏輯函式的最小項之和表達式
2.5.3邏輯函式的最大項之積表達式
2.5.4最小項之和與最大項之積之間的相互轉換
2.6邏輯函式的公式化簡法
2.7邏輯函式的卡諾圖化簡法
2.7.1邏輯函式的卡諾圖表示法
2.7.2邏輯函式的卡諾圖化簡法
2.8具有無關最小項的邏輯函式及其化簡方法
本章小結
習題
第3章門電路
內容提要
3.1概述
3.2CMOS邏輯電路
3.2.1MOS電晶體的基本開關電路
3.2.2CMOS反相器
3.2.3CMOS與非門和或非門
3.2.4擴展輸入門
3.2.5驅動門
3.2.6CMOS 與或非門
3.3CMOS邏輯門的電氣特性
3.3.1CMOS邏輯門的靜態特性
3.3.2HC和HCT系列
3.4其他CMOS邏輯門
3.4.1CMOS異或羅輯門
3.4.2CMOS傳輸門
3.4.3三態輸出門
3.4.4漏極開路輸出門（OD門）
3.5TTL門電路
3.5.1雙極型電晶體的開關特性
3.5.2TTL反相門
3.5.3TTL系列其他類型的邏輯門
3.6TTL邏輯系列的電氣特性
本章小結
習題
第4章VHDL語言基礎
內容提要
4.1概述
4.1.1EDA技術和HDL的發展
4.1.2VHDL和Verilog HDL
4.2VHDL程式結構
4.3實體和結構體
4.4用QuartusⅡ開發數字系統
4.4.1QuartusⅡ集成環境開發軟體
4.4.2QuartusⅡ集成開發軟體的特點
4.4.3QuartusⅡ的基本開發流程
4.5VHDL語法 Port、Mode、Type
4.6VHDL信號的表示
4.7VHDL程式結構語句
4.7.1程式結構語句
4.7.2並行語句結構
4.7.3順序語句
4.7.4賦值語句
本章小結
習題
第5章組合邏輯電路
內容提要
5.1概述
5.2組合邏輯電路的分析方法
5.3組合邏輯電路的設計方法
5.4加法器
5.4.1半加器與全加器
5.4.2二進制加法器
5.4.3用VHDL實現加法器
5.5解碼器
5.5.1二進制解碼器
5.5.2解碼器套用
5.5.3用VHDL語言設計解碼器
5.6BCD解碼器和七段顯示解碼器
5.6.1BCD解碼器
5.6.2BCD7段顯示解碼器
5.6.3用VHDL設計7段顯示解碼器
5.7多路選擇器
5.7.1多路選擇器的概念
5.7.2MSI多路選擇器
5.7.3VHDL設計多路選擇器
5.8數值比較器
5.8.14位數值比較器
5.8.2中規模（MSI）4位數值比較器
5.8.3VHDL設計數值比較器
5.9編碼器
5.9.1二進制編碼器
5.9.2優先編碼器
5.9.3VHDL優先編碼器
本章小結
習題
第6章觸發器
內容提要
6.1概述
6.2SR鎖存器
6.3同步觸發器
6.3.1有使能控制端的SR鎖存器
6.3.2同步式SR觸發器
6.3.3同步式D觸發器
6.4主從式觸發器
6.4.1主從式觸發器的結構
6.4.2主從式D觸發器
6.5主從式JK觸發器
6.6邊沿觸發的觸發器
6.6.1邊沿觸發的方法
6.6.2邊沿觸發的JK觸發器
6.7觸發器的動態特性和時間參數
6.8VHDL設計鎖存器和觸發器的庫與程式包
6.8.1庫的概念及語法
6.8.2庫的分類
6.8.3程式包
6.9VHDL語言設計鎖存器和觸發器
6.9.1SR鎖存器方法
6.9.2D鎖存器設計方法
6.9.3邊沿觸發的D觸發器設計
6.9.4異步置位/復位描述方法
6.9.5同步置位/復位描述方法
6.9.6JK觸發器和T觸發器的設計
本章小結
習題
第7章時序邏輯電路的分析與設計
內容提要
7.1概述
7.2時序邏輯電路的分析方法
7.2.1同步時序邏輯電路的分析
7.2.2異步時序邏輯電路的分析
7.3暫存器和移位暫存器
7.3.1暫存器
7.3.2移位暫存器
7.4IC移位暫存器
7.4.174LS95B積體電路移位暫存器
7.4.2雙向移位暫存器
7.4.3通用移位暫存器（74LS194）
7.5暫存器與移位暫存器的VHDL設計
7.5.14D暫存器的VHDL設計
7.5.2移位暫存器的VHDL設計
7.5.3通用移位暫存器（74LS194）的VHDL設計
7.5.4循環移位暫存器的VHDL設計
7.6計數器
7.6.1異步計數器
7.6.2同步計數器
7.6.3任意進制計數器
7.7可逆計數器
7.7.1減法計數器
7.7.2同步可逆計數器
7.8移位暫存器型計數器
7.8.1環形計數器
7.8.2扭環形計數器
7.8.3移位暫存器型計數器的套用
7.9VHDL計數器設計
7.9.1VHDL設計二進制同步計數器
7.9.2VHDL可逆計數器設計
7.9.3VHDL設計具有置數、進位輸出功能的同步計數器
7.10狀態機的設計
7.10.1概述
7.10.2狀態機
7.10.3狀態機的設計方法與步驟
7.10.4摩爾型狀態機的設計
7.10.5狀態機的自啟動設計
7.10.6米利型狀態機的設計
7.11VHDL實現狀態機的設計
7.11.1摩爾型VHDL有限狀態機的設計
7.11.2米利型VHDL有限狀態機設計
7.11.3狀態機的自啟動VHDL設計
本章小結
習題
第8章半導體存儲器
內容提要
8.1概述
8.2隨機存儲器（RAM）
8.2.1靜態RAM
8.2.2動態RAM（DRAM）
8.3隻讀存儲器（ROM）
8.3.1掩膜唯讀存儲器
8.3.2可程式唯讀存儲器（PROM和EPROM）
8.4快閃記憶體
8.5存儲器擴展及套用
8.5.1位擴展方式
8.5.2字擴展方式
8.6存儲器套用設計
8.6.1ROM存儲器套用的VHDL設計
8.6.2RAM存儲器套用的VHDL設計
本章小結
習題
第9章可程式邏輯器件
內容提要
9.1概述
9.2基本可程式邏輯器件
9.3通用陣列邏輯GAL
9.3.1GAL的結構與原理
9.3.2GAL16V8的結構及套用
9.4HDPLD
9.4.1陣列擴展型CPLD
9.4.2現場可程式門陣列(FPGA)
9.5用PLD實現數字系統
本章小結
習題
第10章波形發生和整形電路
內容提要
10.1概述
10.2施密特觸發器
10.3555多諧振盪器
10.4單穩態多諧振盪器
本章小結
習題
第11章模數數模轉換器
內容提要
11.1概述
11.2D/A 轉換器
11.2.1權電阻網路D/A 轉換器
11.2.2倒T形電阻網路D/A 轉換器
11.2.3雙極性輸出的D/A 轉換器
11.2.4D/A 轉換器的轉換精度和轉換速度
11.3A/D轉換器
11.3.1逐次逼近型A/D轉換器
11.3.2積分型A/D轉換器
11.3.3A/D轉換器的幾個主要參數
本章小結
習題
附錄AQuartusⅡ的使用方法
參考文獻
