Zen 5c

Zen 5c是AMD推出的第二代緊湊型處理器核心架構。該架構首次套用於2024年10月發布的第五代AMD EPYC 9005系列數據中心處理器。其基礎架構、指令集與標準Zen 5核心一致，但三級快取更少、頻率更低，能效更高，單個核心面積較Zen 5縮小約25%。

隨後，該架構也被用於銳龍AI 300系列移動處理器以及2025年初發布的Krackan Point APU。2025年3月，AMD推出了基於Zen 5/5c架構的第五代EPYC嵌入式處理器。

技術特點

Zen 5c是AMD推出的第二代緊湊型核心設計，其基礎架構、指令集（ISA）以及IPC（每時鐘周期指令數）性能與標準Zen 5核心完全一致，對作業系統和軟體而言是透明的。

Zen 5c核心採用3nm製程工藝製造，其核心面積相比標準Zen 5核心縮小了約25%。每個Zen 5c CCD（核心晶片）的實物尺寸約為5.7×14.83毫米，面積約84.53平方毫米，內部左右兩側各排列8個核心，總計16個核心，中間配置共享的32MB三級快取。

Zen 5c核心的三級快取容量相比標準核心有所減少，工作頻率也相對較低，但能效更高。它採用單CCX（核心複合體）設計，所有核心均可直接與共享的三級快取通信，從而降低了訪問延遲。與標準核心一樣，Zen 5c核心也支持SMT（同步多執行緒）技術。

AMD的Zen 5c設計理念與Intel的P+E（性能核+能效核）異構大小核架構有本質區別。Zen 5c是相同微架構的緊湊化實現，而Intel的大小核是兩種完全不同的架構，具有不同的指令集和IPC性能。這種同構設計意味著Zen 5c在軟體兼容性和系統調度方面與標準核心保持一致。

設計與開發背景

Zen 5c是AMDZen 5架構的緊湊型（Compact）版本，是其第二代緊湊核心設計。該核心旨在保持與標準Zen 5相同的基礎架構、指令集和IPC性能，同時實現更高的核心密度和能效。為實現核心面積的縮減，AMD為Zen 5c設定了更低的頻率/電壓（V/F）目標，並移除了為達到標準核心最高頻率而設計的高速中繼器和緩衝電路。同時，Zen 5c減少了每核心的三級快取（L3）容量，這些措施共同使其單個核心面積較標準Zen 5核心縮小了約25%。

Zen 5c核心可以用於兩種設計：純緊湊核的同質設計（如部分EPYC處理器），以及與標準Zen 5核心混合的異質設計（如銳龍AI 300系列移動處理器和部分EPYC處理器）。這與競爭對手採用完全不同架構和指令集的異構大小核設計有本質區別。其開發是為了應對數據中心、嵌入式邊緣市場對高密度、高能效計算的迫切需求，並與競爭對手的高密度產品線展開競爭。此舉也延續了AMD為嵌入式市場提供長生命周期、高性能計算解決方案的承諾。