《Xilinx可程式邏輯器件套用與系統設計》以Xilinx公司的產品為藍本，全面系統地介紹了最新可程式邏輯器件Virtex-5/vinex.4、Spartan-3E/3A/3ADSP、CoolRurmer-Ⅱ等的結構原理、性能特點與設計方法，詳細介紹了ISE10.x集成化設計工具的特點和使用方法，重點介紹了FPGA/CPLD在數字系統設計、嵌入式處理器設計、高速串列數據通信等方面的套用，同時，還對高速電路設計與信號完整性問題進行了深入探討。
基本介紹
- 書名：Xilinx可程式邏輯器件套用與系統設計
- 作者：孫航 於聯鋒
- 出版社：電子工業出版社
- 出版時間：2008
版權資訊,編輯推薦,目錄,
版權資訊
ISBN: 9787121070082
開本： 16
定價: 68.00 元
編輯推薦
《Xilinx可程式邏輯器件套用與系統設計》既是從事消費類電子產品設計、通信系統設計、嵌入式處理器系統設計及控制設備開發設計人員不可或缺的、針對性非常強的技術書籍，又可作為邏輯和專用積體電路設計相關專業高年級本科及研究生教學參考書。
目錄
第1章ISE10.x設計工具簡介和使用
1.1概述
1.2設計流程t
1.3使用ISE10.x軟體
1.3.1概述
1.3.2工程創建和實現
1.3.3EDIF設計輸入
1.3.4設計工具小結
1.4Xilinx綜合技術XST
1.4.1XST綜述
1.4.2設定XST屬性
1.5ISE工具的實現策略
1.5.1綜述
1.5.2Implement屬性
1.6配置工具iMPACT
1.6.1使用iMPACT生成PROM檔案
1.6.2使用iMPACT下載配置檔案
1.7本章小結
第2章ISE10.x的輔蹴蚶工具
2.1概述
2.2結構化設計嚮導和IP核生成工具
2.2.1在ISE10.x工具中使用CoreGenerator
2.2.2用CoreGenerator工具建立一個新的工程
2.2.3CoreGenerator工具中的存儲器編輯器
2.3布局規劃器
2.3.1布局規劃器概述
2.3.2布局規劃器的功能和套用
2.3.3使用布局規劃器
2.4FPGA底層編輯器
2.4.1FPGA底層編輯器概述
2.4.2使用FPGA底層編輯器
2.5集成化邏輯分析工具
2.5.1集成化邏輯分析工具簡介
2.5.2集成化邏輯分析工具的組成和設計流程
2.5.3使用ChipScopePro
2.6XPower功耗分析工具
2.6.1XPower概述
2.6.2使用XPower
2.7引腳和區域約束編輯器
2.7.1使用PACE工具
2.7.2PACE的SSO分析和DRC功能
2.7.3PACE時序分析功能
2.8本章小結
第3章工具命令行語言（Tcl）
3.1Tcl工具語言和ISE開發工具中的Tcl功能
3.2ISE中的Tcl功能
3.2.1從圖形界面方式轉換到Tcl命令行方式
3.2.2利用ISE中的Tcl功能控制版本
3.2.3ISElO.1提供的其他Tcl命令
3.3本章小結
第4章約束設計與時序分析
4.1概述
4.2時序約束和分析
4.2.1周期約束
4.2.2輸入偏移約束
4.2.3輸出偏移約束
4.2.4特定約束FROMTO
4.2.5分組約束
4.3約束編輯器
4.4時序分析器
4.4.1時序分析器的用戶界面
4.4.2使用時序分析器
4.5本章小結
第5章可程式邏輯器件的高級設計
5.1概述
5.2智慧型化編譯技術
5.2.1Partition技術
5.2.2SmartGuide技術
5.3時序收斂技術Xplorer
5.3.1Xplorer
5.3.2在ISE工具中使用Xplorer
5.3.3SmartXplorer‘技術
5.4本章小結
第6章嵌入式設計工具EDK
6.1EDK簡介
6.2創建新項目
6.3XPS工具
6.4硬體平台
6.5自定義IP核
6.6軟體平台與SDK
6.7實現並下載設計
6.8調試設計
6.9EDK嵌入式系統設計範例
6.9.1使用BSB創建一個初始的設計
6.9.2在XPS中完成設計
6.9.3在設計中添加ChipscopeILA邏輯分析儀核心
6.9.4驗證設計
6.9.5XMD
6.9.6下載程式及原始碼級調試
6.9.7調試原始碼
6.9.8關於SDK
6.9.9使用ChipScope協同調試
6.10本章小結
第7章Xilinx存儲器控制器接口技術
7.1概述
7.2使用MIG
7.3MIG工具的調試功能
7.4本章小結
第二部分Virtex高性能平台級可程式邏輯器件體系架構和套用
第8章Vrtex-5系列器件架構及描述
8.1概述
8.2Virtex-5系列器件架構和特性
8.2.1Virtex-5系列器件特性
8.2.2Virtex-系列器件邏輯架構
8.2.3乘法器模組DSP48E簡介
8.2.4高速收發器模組RodketIOGTP簡介
8.2.5Virtex-5器件的時鐘資源
8.2.6Virtex-5器件的時鐘管理器模組CMT
8.2.7Virtex-5I/O模組
8.3本章小結
第9章Virtex-系列器件架構及描述
9.1概述
9.2Virtex-4系列器件架構和特性
9.2.1Virtex-4系列概述
9.2.2Virtex-4的邏輯架構
9.3本章小結
第三部分採用Xilinx可程式邏輯器件的系統級設計
第10章Xilinx可程式邏輯器件設計技巧
10.1概述
10.2時鐘設計
10.2.1時鐘設計概述
10.2.2片內時鐘的設計
10.2.3系統時鐘的設計
10.3復位設計
10.3.1同步復位及異步復位
10.3.2全局復位及局部復位
10.4同步設計與提高器件的工作速度
10.4.1同步設計
10.4.2提高器件工作的速度
10.5FIFO設計
10.6套用SRLC16
10.7狀態機設計
10.8可程式邏輯器件FPGA的配置
10.8.1FPGA器件配置模式
10.8.2FPGA認器件配置流程
10.8.3配置FPGA器件時的常見問題
10.9可程式邏輯器件的電源、接地及去耦網路設計
10.9.1電源設計的重要性
10.9.2幾種典型的電源電路
10.9.3去耦（旁路）電容設計
10.9.4接地設計
10.10本章小結
第11章XtremeDSP設計
11.l概述
11.1.1FPGA高性能數位訊號處理能力的來源
11.1.2Xilinx的數位訊號處理解決方案
11.2Virtex5DSP單元功能描述及套用
11.2.1DSP48E功能描述
11.2.2套用DSP48E
11.3Span-3-ADSPDSP48A單元功能描述及套用
11.3.1DSP48A操作簡介
11.3.2套用DSP48A預加器
11.4本章小結
第12章高速電路設計和信號完整性分析
12.1信號完整性的提出
12.2傳輸線對信號質量的影響
12.2.1傳輸線
12.2.2信號的邊沿速率
12.2.3同步切換噪聲和地線反彈
12.2.4串擾
12.2.5反射、振鈴和環繞振盪
12.2.6正確認識信號完整性問題
12.3高速電路設計和端接技術
12.3.1阻抗匹配原理
12.3.2典型的傳輸線端接方案
12.3.3Xilinx器件的阻抗匹配和信號完整性方案
12.3.4阻抗端接技術的仿真分析
12.4本章小結
第13章高速數據通信接口和設計技巧
13.1概述
13.2SPI
13.2.1SPI原理
13.2.2SPI套用及設計技巧
13.3.3SFI
13.3.1SFI原理
13.3.2SFI套用及設計技巧
13.4ChipSync源同步技術
13.4.1源同步技術原理
13.4.2源同步技術套用
13.5LVDS原理及套用
13.6本章小結
第四部分低成本高性能的Spartan-3系列器件和套用
第14章Spartan-3、Spartan-3E及Spartan-3A/AN系列器件架構及描述
14.1概述
14.2Spartan-3系列FPGA
14.3Spartan-3E系列FPGA
14.4Spartan-3A/AN系列FPGA
14.5Spartan-3器件結構描述
14.6本章小結
第15章PicoBlaze8位嵌入式微控制器
15.1概述
15.2PicoBlaze的邏輯結構
15.2.1通用處理器的基本結構
15.2.2PicoBlaze處理器的基本結構
15.2.3PicoBlaze處理器的指令系統
15.3PicoBlaze設計流程
15.3.1設計PicoBlaze處理器
15.3.2PicoBlaze處理器設計流程
15.4重新定製PicoBlaze處理器和設計範例
15.4.1定製新的PicoBlaze處理器
15.4.2CoolBlaze處理器設計範例
15.5本章小結
第16章面向低成本和消費類套用的完美器件——spartan3系列
16.1概述
16.2利用Sparran-3系列產品實現安全的解決方案
16.2.1使用SpartanFPGA實現靈活的低成本安全解決方案
16.2.2DeviceDNA操作
16.2.3採用DeviceDNA在Spartan-3AFPGA中保證實現安全
16.2.4採用DeviceDNA和Flash存儲器ID保證安全
16.2.5Spartan-3A/3AN/3ADSPFPGA套用中的高級安全機制
16.2.6總論
16.2.7基於Spartan-3AStarterKit設計範例
16.3Spartan-3A實現Multi-Bootloacl多引導設計
16.3.1多引導的關鍵模組ICAP
16.3.2多引導設計範例
16.4本章小結
第五部分CoolRunner-ⅡCPLD器件特性和套用
第17章CoolRunner-Ⅱ系列器件架構及其描述
17.1概述
17.2CoolRunner-Ⅱ器件的邏輯結構
17.2.1功能模組
17.2.2高級內部互連矩陣
17.2.3輸入/輸出模組
17.2.4時鐘分頻器模組
17.3CoolRunner-Ⅱ器件的時序模型
17.3.1時序模型描述
17.3.2時序模型設計範例
17.4CoolRunner-Ⅱ器件的設計和使用
17.4.1使用雙沿觸發暫存器
17.4.2使用時鐘分頻器
17.4.3使用頻率合成
17.4.4套用門控功能
17.4.5使用施密特觸發器
17.4.6套用輸入/輸出標準
17.4.7設定輸入/輸出引腳為參考電源的輸入引腳
17.5本章小結
第18章利用CoolRunner-Ⅱ器件的高級特性降低產品的成本
18.1概述
18.2採用CoolRunner-Ⅱ實現IrDA和UART設計
18.2.1功能描述
18.2.2IrDA和UART設計
18.2.3IrDA和UAI盯接口
18.2.4設計範例的實現
18.3採用CoolRunner-Ⅱ實現串列ADC接口
18.3.1功能描述
18.3.2設計範例和實現
18.4CoolRunner-Ⅱ器件實現無線收發器
18.4.1功能描述
18.4.2傳送器模組設計
18.4.3接收器模組設計
18.4.4設計範例和實現
18.5採用CoolRunner-Ⅱ實現SmartCard讀卡器
18.5.1功能描述
18.5.2ISO7816SmartCard標準
18.5.3設計範例及其實現
18.6採用CoolRunner-Ⅱ實現I2C匯流排控制器
18.6.1功能描述
18.6.2I2C接口協定
18.6.3I2C匯流排邏輯
18.6.4微處理器接口邏輯
18.6.5工作流程
18.6.6設計範例及其實現
18.7使用CoolRunner-Ⅱ器件實現SPI主控制器
18.7.1功能描述
18.7.2SPI主控制器的實現
18.7.3SPI和微處理器接口
18.7.4設計範例和實現
18.8鍵盤掃描控制器
18.8.1功能描述
18.8.2設計範例和實現
18.9NANDFlash存儲器接口控制器
18.9.1功能描述
18.9.2設計範例和實現
18.10採用CoolRunner-Ⅱ實現低功耗IDE控制器
18.10.1功能描述
18.10.2IDE匯流排接口和協定
18.10.3設計範例和實現
18.11多SD卡接口的實現
18.11.1功能描述
18.11.2設計範例和實現
18.12本章小結
……
