發展歷史
香山處理器第一版(代號雁棲湖)於2021年7月投片,在28nm的工藝節點下達到1.3GHz的頻率。該版本於2022年1月回片並成功點亮,能夠正確運行
Linux/
Debian等複雜作業系統。其性能評估SPEC CPU2006分數達到7.02分/GHz。
2022年5月26日,在2023年中關村論壇“RISC-V開源處理器晶片生態發展論壇”上,發布了第二代“
香山”(南湖架構)開源高性能RISC-V處理器核。第二代代號為“南湖”,在
微架構上進行了多項改進,包括新的前端取值與
分支預測設計、最佳化的後端執行流水線等。南湖V1版本於2023年11月投片,在
14nm工藝節點下頻率達到2GHz,在2GHz主頻下達到SPECint 2006 18分,性能對標ARM Cortex-A76。
2024年4月,第三代“
香山”開源高性能
RISC-V處理器核(
昆明湖)正式發布。第三代代號為“昆明湖”,面向數據中心和高性能計算場景,設計工藝為7nm,主頻達到3GHz,SPECINT2006評分為15分/GHz,性能對標ARM Neoverse N2。昆明湖IP核已於2025年7月實現了首批量產客戶的產品級交付。
產品規格
香山處理器系列包括三代架構:第一代“雁棲湖”採用28nm工藝,主頻1.3GHz,採用亂序六發射結構,SPEC CPU2006分數約7分/GHz,支持RV64GC指令集,性能對標ARM A72。第二代“南湖”採用14nm工藝,主頻2GHz,支持RV64GCBK指令集,SPEC CPU2006分數10分/GHz,性能對標ARM Cortex-A76。第三代“
昆明湖”採用7nm工藝,主頻3GHz,支持RV64GC及向量擴展,SPEC CPU2006分數15分/GHz,性能對標ARM Neoverse N2;根據2026年3月最新發布,昆明湖處理器核SPEC CPU2006實測分值達到16.5分/GHz。
產品設計
香山處理器採用“湖”系列進行架構代號命名。項目採用Chisel硬體描述語言進行開發,旨在探索並建立一套高性能處理器的敏捷開發流程。
香山處理器採用亂序六發射的超標量執行架構。前端流水線包括分支預測單元、取指單元、指令緩衝等單元,順序取指。後端包括解碼、重命名、重定序緩衝(ROB)、
保留站、整型/浮點暫存器堆、整型/
浮點運算單元。訪存子系統採用分離設計,包括兩條獨立的load流水線、兩條store addr流水線、兩條store data流水線,以及獨立的load佇列和store佇列、store buffer等。快取系統包括
指令快取(ICache)、
數據快取(DCache)、二級/
三級快取(L2/L3 Cache,又稱HuanCun)、
TLB和預取器等模組。
香山處理器支持RV64GC指令集,並擴展支持B(位操作)、K(密碼學)等擴展。其三代架構技術參數分別為:第一代“雁棲湖”採用28nm工藝,主頻1.3GHz,SPEC CPU2006評分約7分/GHz;第二代“南湖”採用14nm工藝,主頻2.0GHz,SPEC CPU2006評分約10分/GHz,支持RV64GCBK指令集;第三代“
昆明湖”採用7nm工藝,主頻3.0GHz,SPEC CPU2006實測分值達到16.5分/GHz。
項目採用木蘭寬鬆許可證第2版進行開源。
核心技術
香山處理器採用了基於Chisel硬體構造語言開發的超標量亂序執行架構,主要由前端、後端、存儲系統和系統級組件四大部分組成。前端模組負責指令的獲取、預解碼和分支預測,包括取指單元、指令快取、分支預測單元和指令預取器,採用了TAGE分支預測器,並採用分支預測和指令快取解耦的取指架構以提升效率。後端模組負責指令的解碼、重命名、發射、執行和提交,主要包括解碼單元、重命名單元、發射佇列、執行單元和重排序緩衝,處理器支持亂序六發射,具備高精度的動態調度能力。
存儲系統負責數據的載入和存儲操作,採用非阻塞快取、預取機制和存儲頻寬最佳化。快取系統包括L1指令/數據快取、
L2快取及在第三代架構中引入的L3快取,並支持基於
MESI協定的
快取一致性。訪存子系統被分離設計,包括獨立的load流水線、store流水線及相關佇列。
香山處理器支持RISC-V向量擴展(RVV 1.0),具備可配置的向量長度和向量處理能力,包括向量算術運算、邏輯運算、數據類型轉換等操作,並進行了向量存儲系統最佳化。
項目建立了名為“MinJie”的晶片敏捷開發平台,包含基於規則的敏捷驗證方法、基於系統快照的敏捷仿真調試方法等工具鏈。擁有完整的驗證基礎設施,包括DiffTest(指令級線上差分框架)、LightSSS(輕量快照回滾)和形式化驗證等,形成了高效的敏捷驗證工作流。
面向數據中心和高性能計算的第三代微架構“
昆明湖”,進一步提升了多核可擴展性、高速互聯匯流排與強一致性記憶體系統。其採用7nm工藝,主頻達3GHz,採用三級快取結構(含1MB L2和16MB L3),SPEC CPU2006實測分值達到16.5分/GHz,性能達到國際先進水平。
產品型號與產業套用
香山處理器已發展出三代核心架構,分別為雁棲湖、南湖與
昆明湖。第一代“雁棲湖”架構於2021年7月投片,採用28nm工藝,主頻1.3GHz,其SPEC CPU2006分數達到7.02分/GHz。第二代“南湖”架構於2023年11月投片,採用14nm工藝,主頻2.0GHz,支持RV64GCBK指令集,SPEC CPU2006分值約10分/GHz。第三代“昆明湖”架構採用7nm工藝,主頻3.0GHz,其SPEC CPU2006實測分值達16.5分/GHz,性能對標ARM Neoverse N2。
在產業落地方面,芯動科技、進迭時空、藍芯算力等企業已基於香山處理器成功推出商用晶片,實現了高性能開源晶片的產品級交付與規模化套用。具體套用包括全球首款香山筆記本“如意香山本”搭載第二代南湖處理器,某國產
GPGPU晶片集成南湖IP核且其智慧型加速卡出貨量已上萬,以及進迭時空基於昆明湖核自研X200核用於其
RISC-V伺服器晶片平台。
香山已確立兩條產品化發展路線:“經典核”基於南湖架構,對標ARM A76,面向泛工業領域;“高性能核”基於昆明湖架構,對標ARM N2,面向數據中心和算力設施等領域。
生態建設與社區影響
香山項目旨在成為面向世界的體系結構創新開源平台,服務於工業界、學術界和個人愛好者,並持續探索高性能處理器的敏捷開發流程。其代碼、設計文檔和開發工具已在GitHub、
Gitee及GitLink等國內外開源社區平台開放。
開源社區活躍度
“
香山”作為國際上最受關注的開源硬體項目之一,已在全球最大的開源項目託管平台GitHub上獲得超過6500個星標(Star),形成超過800個分支(Fork)。
學術界認可與採用
學術活動與出版物
香山團隊持續在國際頂級學術會議(如MICRO、
HPCA、
ASPLOS)上舉辦Tutorial,分享
微架構和
敏捷開發進展。例如,團隊在HPCA 2025和MICRO 2024會議上成功舉辦了相關Tutorial。2023年,香山團隊相關論文《Towards Developing High Performance RISC-V Processors Using Agile Methodology》入選IEEE Micro年度Top Picks(亮點工作)。2024年,
毛德操所著《RISC-V晶片設計:香山原始碼剖析》出版,對香山源碼進行了系統剖析。
產業合作與生態共建
在產業落地方面,芯動科技、進迭時空、藍芯算力等企業基於“
香山”處理器成功推出商用晶片,全球首次實現高性能開源晶片的產品級交付與規模化套用。香山項目也與產業夥伴深化戰略合作,例如與合見工軟合作,利用其驗證硬體系統(UVHS)加速大型多核處理器的驗證流程。此外,
中國科學院計算技術研究所聯合
北京開源晶片研究院、
騰訊、
阿里、中興通訊等形成了聯合研發團隊,共同推進處理器開發。
相關事件
2021年7月,香山處理器第一代“雁棲湖”架構投片,並於2022年1月回片並成功點亮Linux系統。2022年8月24日,中科院計算所、
北京開源晶片研究院、
騰訊、
阿里、中興通訊等成立聯合研發團隊,開展第三代“
昆明湖”架構的聯合開發。同年10月,香山處理器團隊論文在MICRO 2022國際會議上發表。
2023年1月,香山處理器團隊論文《Towards Developing High Performance RISC-V Processors Using Agile Methodology》入選2022年度IEEE Micro Top Picks。2023年5月26日,在2023
中關村論壇“RISC-V開源處理器晶片生態發展論壇”上,發布了第二代“南湖”架構。同年11月,香山處理器第二代“南湖”V1版本投片。
2024年4月25日,在2024中關村論壇年會上,發布了第三代“
昆明湖”架構。2024年6月14日,《RISC-V晶片設計:香山原始碼剖析》新書發布。2024年10月/11月,香山團隊在MICRO 2024國際會議上成功舉辦Tutorial。2025年3月,香山團隊在HPCA 2025國際會議上成功舉辦Tutorial。2026年3月26日,在2026中關村論壇年會—RISC-V生態科技論壇上,
中國科學院正式發布包含“香山”處理器系統在內的RISC-V生態建設重要成果。