PCIe 7.0是PCI Express（外圍組件互連高速）標準的第七代版本，由PCI-SIG組織制定。其單通道數據傳輸速率達到128 GT/s，相比上一代PCIe 6.0實現翻倍。在x16通道配置下，可提供高達512 GB/s的雙向理論頻寬。該標準延續使用了PAM4信令和基於Flit的編碼等技術，並保持對前幾代產品的向後兼容性。PCIe 7.0主要面向人工智慧/機器學習、800G乙太網、高性能計算、量子計算及超大規模數據中心等對頻寬有極高要求的領域。其完整規範於2025年發布，首批支持設備預計在2026年後逐步上市。
基本介紹
- 中文名：PCIe 7.0
- 外文名：PCI Express 7.0
技術規格,關鍵技術,物理層與實現挑戰,設計目標與核心特性,光學連線探索,規範狀態與時間線,開發歷程,目標套用,與其他版本比較,市場與產業動態,
技術規格
PCIe 7.0規範由PCI-SIG於2025年6月正式發布。其單通道（x1）原始比特率達到128 GT/s，是PCIe 6.0（64 GT/s）的兩倍，PCIe 5.0（32 GT/s）的四倍。在x16通道配置下，可實現高達512 GB/s的雙向理論頻寬。
關鍵技術
PCIe 7.0沿用了PCIe 6.0引入的四級脈衝幅度調製（PAM4）信令和基於流控制單元（Flit）的1b/1b編碼模式。其前向糾錯（FEC）機制升級為低密度奇偶校驗（LDPC）編碼的增強型FEC，糾錯能力提升至每256位元組數據糾錯48位，目標誤碼率（BER）進一步降低至1E-15，有效載荷率提升至94.5%。
物理層與實現挑戰
為實現128 GT/s的高速信號傳輸，PCIe 7.0對物理信道提出了更高要求。其目標信道覆蓋範圍與PCIe 6.0保持一致，但實際套用中，更高的信令速率要求更短的PCIe走線長度，並可能需要更高質量的PCB材料和更厚的板層，這可能導致主機板設計和製造成本上升。
設計目標與核心特性
PCIe 7.0的設計目標包括提高電源效率、降低數據傳輸延遲、增強通道參數和覆蓋範圍、保證高可靠性。該規範保持了與所有前代PCIe技術的向後兼容性。此外，PCIe 7.0引入了完整性與數據加密（IDE）安全特性，支持對通過PCIe鏈路傳輸的數據包進行基於AES-GCM算法的硬體加密和完整性檢查，以保障數據的保密性與完整性。
光學連線探索
為應對極高頻寬下的傳輸挑戰，PCI-SIG已成立光學工作組，探索並標準化基於光纖的PCIe連線方案。2024年發布的“光感知重定時器”工程變更通知（ECN）為PCIe 6.4/7.0通過光纖實現互連提供了首個行業標準路徑，旨在實現更遠距離、更低延遲和更高信號完整性的連線。
規範狀態與時間線
PCIe 7.0規範（1.0版）已於2025年6月正式發布。合規性測試預計於2026年啟動，首批支持PCIe 7.0的商用設備預計將在2026年後上市，而廣泛的產品普及預計將在2028-2029年。
開發歷程
2022年6月，PCI-SIG在開發者大會上首次宣布PCIe 7.0的開發計畫，並設定了包括提供128 GT/s原始比特率、採用PAM4信令、提高電源效率等在內的技術目標。
2023年6月，PCI-SIG發布PCIe 7.0規範的0.3版本草案，標誌著關鍵技術特徵和架構已達成一致，並確認了128 GT/s的數據傳輸速率目標。
2023年8月，PCI-SIG成立光學工作組，開始探索為PCIe 6.0和7.0設計光學連線方案，以應對更高頻寬下的信號完整性挑戰。
2024年，PCI-SIG向其成員發布了PCIe 7.0規範的0.5版草案。在2024年的PCI-SIG開發者大會上，Cadence等廠商展示了基於PCIe 7.0的光互連及電氣互連技術演示。
2025年6月，PCI-SIG正式向成員發布PCIe 7.0規範（1.0版本），數據傳輸速率達到128 GT/s，x16配置下雙向頻寬為512 GB/s。同日，PCI-SIG還發布了支持光互連的“光感知重定時器”工程變更通知（ECN），為PCIe 6.4及7.0規範提供了行業標準的光互連路徑。
根據規劃，PCIe 7.0規範的合規性測試預計於2026年啟動。首批支持PCIe 7.0的設備預計在2026年開始上市，而廣泛的企業級產品預計將在2028年至2029年間問世。
目標套用
PCIe 7.0主要面向對頻寬和延遲有極高需求的數據密集型套用和市場。這包括人工智慧與機器學習、800G/1.6T乙太網、高性能計算、量子計算、超大規模數據中心和雲計算領域。其初期套用將集中在數據中心等企業級領域，而不會首先套用於消費級產品。
PCIe 7.0將為數據中心提供更高的頻寬和更低的延遲，從而提高數據處理能力和效率。該技術旨在滿足超大規模數據中心和雲計算領域的高頻寬需求，其初期套用將集中在企業級/數據中心領域。
在科學研究和工程領域，PCIe 7.0將為高性能計算套用提供必要的高速數據傳輸能力。該技術也將滿足未來800G乃至1.6T乙太網的高頻寬需求。
與其他版本比較
PCIe 7.0規範已於2025年6月正式發布，與前代相比，其主要目標是滿足人工智慧/機器學習、800G乙太網等數據密集型套用對更高頻寬的需求。
PCIe 7.0單通道速率達128 GT/s，是PCIe 6.0（64 GT/s）的2倍，PCIe 5.0（32 GT/s）的4倍；x16配置下雙向頻寬達512 GB/s。
在編碼與調製技術方面，與PCIe 6.0一樣，PCIe 7.0繼續使用PAM4（四級脈衝幅度調製）信令和基於Flit（1b/1b）的編碼模式，這與PCIe 5.0及之前版本使用的NRZ信號和128b/130b編碼不同。PCIe 7.0沿用了PCIe 6.0引入的前向糾錯技術。
由於速率提升，對主機板PCB材料、布線長度和信號完整性提出了更高要求。與PCIe 5.0類似，向PCIe 7.0過渡預計需要更短的PCIe走線，可能需要使用更多重定時器或更高質量的材料。為應對高速傳輸挑戰，PCI-SIG已成立光學工作組，探索在PCIe 7.0中引入光纖連線的可能性。
PCIe 7.0引入了名為完整性數據加密的特性，允許對通過PCIe鏈路傳輸的數據包進行硬體加密和完整性檢查。PCIe 7.0致力於提高電源效率。
PCIe 7.0保持了與所有前幾代PCIe技術的向後兼容性。其套用主要面向800G乙太網、人工智慧/機器學習、超大規模數據中心、HPC、量子計算和雲等對頻寬要求極高的領域。規範已於2025年發布，合規性測試預計於2026年啟動，首批受支持設備可能在2026年上市，廣泛產品預計在2028-2029年問世。
市場與產業動態
PCI-SIG已於2025年6月12日正式發布PCIe 7.0規範，將數據傳輸速率提升至128 GT/s，並通過x16配置實現高達512 GB/s的雙向頻寬。為應對超高速度下的信號挑戰，PCI-SIG成立了光學工作組，探索並標準化PCIe光纖連線方案。在發布PCIe 7.0規範的同時，PCI-SIG發布了支持光互連的“光感知重定時器”工程變更通知（ECN），為通過光纖實現PCIe連線提供了首個行業標準化的方法。此外，PCI-SIG已確認PCIe 8.0規範的開發工作正在進行中。
上游IP和晶片設計公司已陸續推出完整的解決方案。新思科技（Synopsys）推出了PCIe 7.0 IP解決方案，包括控制器、IDE安全模組、PHY和驗證IP，並已在2024年PCI-SIG開發者大會上進行了技術演示。Cadence也在同期展示了面向HPC/AI市場的PCIe 7.0 IP解決方案，並演示了128GT/s的PCIe 7.0光纖連線方案。這些方案旨在滿足AI、HPC等領域對超高頻寬和低延遲的迫切需求。
連線器等配套廠商已開始推出物理層解決方案。連線器廠商Molex在2025年台北電腦展上展示了其代號為“Genesis”的PCIe 7.0線纜解決方案，該方案基於SFF TA-1040接口和29AWG低損耗同軸電纜，在1米距離內實現了128GT/s的傳輸。
產業普遍認為，由於極高的頻寬需求和成本因素，PCIe 7.0將首先套用於對頻寬有極致要求的企業級/數據中心市場，如人工智慧/機器學習訓練、高性能計算（HPC）、800G乙太網及超大規模數據中心等領域。受支持的設備預計在2026年後逐步上市，而廣泛的產品普及和企業級市場套用可能要到2028-2029年。消費級產品的普及則尚需時日。
