《FPGA快速系統原型設計權威指南》是關於FPGA快速系統原型設計的權威指南，分為17章。第1章概述FPGA的相關概念和嵌入式設計技能；第2章介紹FPGA的基礎知識；第3章講解最佳化的FPGA開發流程；第4章從系統工程管理的角度來討論FPGA設計流程的最佳化；第5章討論FPGA器件級的設計決策；第6章討論FPGA板級設計所需要考慮的各種影響因素；第7章討論FPGA內部的具體設計實現；第8章討論設計仿真；第9章討論設計約束及其最佳化技巧；第10章討論FPGA下載配置；第11章討論板級測試的方法；第12章討論功耗和量產問題；第13章討論IP的分類、IP核的選擇、集成和測試等；第14章討論FPGA內嵌處理器IP核的相關內容；第15章討論DSP；第16章論述高級的互聯I/O接口；第17章總結《FPGA快速系統原型設計權威指南》涉及的各種設計方法和理念。
基本介紹
- 外文名：Rapid Sistem Prototyping with FPGAs Accelerating the Design Process
- 書名：FPGA快速系統原型設計權威指南
- 作者：寇非 (R.C.Cofer)
- 出版社：機械工業出版社
- 頁數：255頁
- 開本：16
- 品牌：機械工業出版社
- 類型：計算機與網際網路
- 出版日期：2014年3月1日
- 語種：簡體中文
- ISBN：9787111448518
內容簡介,作者簡介,圖書目錄,
內容簡介
《FPGA快速系統原型設計權威指南》由機械工業出版社出版
作者簡介
作者：（美國）寇非（R.C.Cofer） （美國）哈丁（Benjamin F.Harding） 譯者：吳厚航 姚琪 楊碧波
圖書目錄
獻詞
譯者序
作者簡介
致謝
第1章緒論
1.1FPGA快速設計實現的潛力
1.2快速發展的技術領域
1.3全面、完備的設計技能
1.4具備硬體知識的軟體/固件工程師
1.5具備軟體知識的硬體工程師
1.6FPGA技術潛在的局限性
1.7FPGA技術的優勢
1.8小結
第2章FPGA基礎
2.1概述
2.1.1可程式邏輯器件的分類
2.1.2SPLD
2.1.3CPLD
2.1.4FPGA
2.1.5FPGA類型
2.2基於SRAM的FPGA架構
2.2.1FPGA的邏輯塊架構
2.2.2FPGA的布線矩陣與全局信號
2.2.3FPGA的I
2.2.4FPGA的時鐘資源
2.2.5FPGA的存儲資源
2.3高級FPGA特性
2.4小結
第3章最佳化開發流程
3.1概述
3.2FPGA開發流程
3.2.1需求定義階段
3.2.2架構和設計階段
3.2.3實現階段
3.2.4驗證階段
3.3小結
第4章系統工程
4.1概述
4.2常見的設計挑戰和錯誤
4.3明確的FPGA設計過程規範
4.4項目開發和管理
4.4.1團隊交流
4.4.2設計評審
4.4.3預算和日程安排
4.5培訓
4.6技術支持
4.7設計配置控制
4.7.1在上板調試過程中對FPGA
設計進行配置控制
4.7.2設計歸檔
4.8小結
第5章FPGA器件級的設計決策
5.1概述
5.2FPGA選型分類
5.2.1FPGA廠商
5.2.2系列選擇
5.2.3器件型號
5.2.4封裝
5.3設計決策
5.3.1數據流向
5.3.2確知的I/O引腳的分配
5.4設計選型清單
5.5小結
第6章FPGA板級的設計決策
6.1概述
6.2封裝選型
6.3BGA封裝
6.3.1BGA信號的引出
6.3.2安裝和返修
6.3.3BGAI/O引腳的分配
6.3.4信號的可訪問性
6.4110引腳與信號的分配
6.5原理圖符號設計
6.6熱設計
6.7電路板的布局布線
6.7.1器件的擺放位置和方向
6.7.2測試和配置插座
6.8信號完整性設計
6.9供電設計
6.10小結
第7章設計實現
7.1概述
7.2架構設計
7.2.1同步設計
7.2.2扁平化設計與層次化設計
7.2.3實現層次化設計
7.3設計輸入
7.3.1HDL語言的雙重性質
7.3.2HDL編碼指南
7.3.3工具
7.4RTL設計
7.5綜合
7.5.1邏輯綜合
7.5.2物理綜合
7.5.3實現可綜合的設計
7.5.4設計推譯與例化
7.6布局布線
7.7小結
第8章設計仿真
8.1概述
8.2仿真的不同階段
8.3仿真檔案的類型
8.4仿真深度的把握
8.5層次化設計與仿真
8.6仿真的常見錯誤以及提示
8.7小結
第9章設計約束與最佳化
9.1概述
9.2設計約束管理
9.2.1避免設計“過約束”
9.2.2綜契約束
9.2.3引腳約束
9.2.4時序約束
9.2.5面積約束和版圖規劃
9.2.6約束實例
9.2.7約束檢查清單
9.3設計最佳化
9.4小結
第10章配置
10.1概述
10.2配置方式
10.3下載線
10.4JTAG標準
10.5設計的安全
10.6小結
第11章板級測試
11.1概述
11.1.1FPGA設計驗證方法
11.1.2FPGA內部關鍵信號的訪問
11.1.3邊界掃描的支持
11.2調試檢查清單
11.3小結
第12章高級議題綜述
12.1概述
12.2功耗問題
12.3量產問題
12.4小結
第13章IP核
13.1概述
13.2IP類型
13.3IP分類
13.4IP分析比較
13.5自行設計與購買的權衡
13.5.1IP核的來源
13.5.2IP核的評估
13.5.3IP核供應商的評估
13.5.4IP核的授權
13.6IP核的集成
13.7IP核的測試和調試
13.8小結
第14章嵌入式處理器核心
14.1概述
14.2基於FPGA的嵌入式處理器類型
14.3基於FPGA的嵌入式處理器的使用考慮
14.4系統設計考慮
14.4.1協同設計
14.4.2處理器架構
14.4.3處理器實現選項
14.4.4處理器核和外設選擇
14.4.5硬體實現因素
14.4.6軟體實現因素
14.5基於FPGA的嵌入式處理器概念舉例
14.6FPGA嵌入式處理器設計清單
14.7小結
第15章數位訊號處理
15.1概述
15.2基本DSP系統
15.3基本DSP術語
15.4DSP架構
15.5DSP中的並行執行
15.6FPGA中的並行執行
15.7何時採用FPGA來實現DSP功能
15.8在FPGA上實現DSP設計的考慮因素
15.8.1時鐘方案和信號布線
15.8.2流水線設計
15.8.3算法實現選擇
15.8.4DSPIP
15.9FIR濾波器概念示例
15.10小結
第16章高級互聯
16.1概述
16.2互聯分類
16.3高級I/O接口的挑戰
16.4高級並行I/O接口示例
16.5高級串列I/O接口示例
16.6小結
第17章系統整合
17.1概述
17.2需求定義階段
17.3架構設計階段
17.4設計實現階段
17.5設計驗證階段
17.6原型交付階段
17.7小結
附錄AFPGA快速系統原型設計技術參考資料
附錄B開發過程各階段設計檢查清單
附錄C縮寫和縮略詞
譯後記
譯者序
作者簡介
致謝
第1章緒論
1.1FPGA快速設計實現的潛力
1.2快速發展的技術領域
1.3全面、完備的設計技能
1.4具備硬體知識的軟體/固件工程師
1.5具備軟體知識的硬體工程師
1.6FPGA技術潛在的局限性
1.7FPGA技術的優勢
1.8小結
第2章FPGA基礎
2.1概述
2.1.1可程式邏輯器件的分類
2.1.2SPLD
2.1.3CPLD
2.1.4FPGA
2.1.5FPGA類型
2.2基於SRAM的FPGA架構
2.2.1FPGA的邏輯塊架構
2.2.2FPGA的布線矩陣與全局信號
2.2.3FPGA的I
2.2.4FPGA的時鐘資源
2.2.5FPGA的存儲資源
2.3高級FPGA特性
2.4小結
第3章最佳化開發流程
3.1概述
3.2FPGA開發流程
3.2.1需求定義階段
3.2.2架構和設計階段
3.2.3實現階段
3.2.4驗證階段
3.3小結
第4章系統工程
4.1概述
4.2常見的設計挑戰和錯誤
4.3明確的FPGA設計過程規範
4.4項目開發和管理
4.4.1團隊交流
4.4.2設計評審
4.4.3預算和日程安排
4.5培訓
4.6技術支持
4.7設計配置控制
4.7.1在上板調試過程中對FPGA
設計進行配置控制
4.7.2設計歸檔
4.8小結
第5章FPGA器件級的設計決策
5.1概述
5.2FPGA選型分類
5.2.1FPGA廠商
5.2.2系列選擇
5.2.3器件型號
5.2.4封裝
5.3設計決策
5.3.1數據流向
5.3.2確知的I/O引腳的分配
5.4設計選型清單
5.5小結
第6章FPGA板級的設計決策
6.1概述
6.2封裝選型
6.3BGA封裝
6.3.1BGA信號的引出
6.3.2安裝和返修
6.3.3BGAI/O引腳的分配
6.3.4信號的可訪問性
6.4110引腳與信號的分配
6.5原理圖符號設計
6.6熱設計
6.7電路板的布局布線
6.7.1器件的擺放位置和方向
6.7.2測試和配置插座
6.8信號完整性設計
6.9供電設計
6.10小結
第7章設計實現
7.1概述
7.2架構設計
7.2.1同步設計
7.2.2扁平化設計與層次化設計
7.2.3實現層次化設計
7.3設計輸入
7.3.1HDL語言的雙重性質
7.3.2HDL編碼指南
7.3.3工具
7.4RTL設計
7.5綜合
7.5.1邏輯綜合
7.5.2物理綜合
7.5.3實現可綜合的設計
7.5.4設計推譯與例化
7.6布局布線
7.7小結
第8章設計仿真
8.1概述
8.2仿真的不同階段
8.3仿真檔案的類型
8.4仿真深度的把握
8.5層次化設計與仿真
8.6仿真的常見錯誤以及提示
8.7小結
第9章設計約束與最佳化
9.1概述
9.2設計約束管理
9.2.1避免設計“過約束”
9.2.2綜契約束
9.2.3引腳約束
9.2.4時序約束
9.2.5面積約束和版圖規劃
9.2.6約束實例
9.2.7約束檢查清單
9.3設計最佳化
9.4小結
第10章配置
10.1概述
10.2配置方式
10.3下載線
10.4JTAG標準
10.5設計的安全
10.6小結
第11章板級測試
11.1概述
11.1.1FPGA設計驗證方法
11.1.2FPGA內部關鍵信號的訪問
11.1.3邊界掃描的支持
11.2調試檢查清單
11.3小結
第12章高級議題綜述
12.1概述
12.2功耗問題
12.3量產問題
12.4小結
第13章IP核
13.1概述
13.2IP類型
13.3IP分類
13.4IP分析比較
13.5自行設計與購買的權衡
13.5.1IP核的來源
13.5.2IP核的評估
13.5.3IP核供應商的評估
13.5.4IP核的授權
13.6IP核的集成
13.7IP核的測試和調試
13.8小結
第14章嵌入式處理器核心
14.1概述
14.2基於FPGA的嵌入式處理器類型
14.3基於FPGA的嵌入式處理器的使用考慮
14.4系統設計考慮
14.4.1協同設計
14.4.2處理器架構
14.4.3處理器實現選項
14.4.4處理器核和外設選擇
14.4.5硬體實現因素
14.4.6軟體實現因素
14.5基於FPGA的嵌入式處理器概念舉例
14.6FPGA嵌入式處理器設計清單
14.7小結
第15章數位訊號處理
15.1概述
15.2基本DSP系統
15.3基本DSP術語
15.4DSP架構
15.5DSP中的並行執行
15.6FPGA中的並行執行
15.7何時採用FPGA來實現DSP功能
15.8在FPGA上實現DSP設計的考慮因素
15.8.1時鐘方案和信號布線
15.8.2流水線設計
15.8.3算法實現選擇
15.8.4DSPIP
15.9FIR濾波器概念示例
15.10小結
第16章高級互聯
16.1概述
16.2互聯分類
16.3高級I/O接口的挑戰
16.4高級並行I/O接口示例
16.5高級串列I/O接口示例
16.6小結
第17章系統整合
17.1概述
17.2需求定義階段
17.3架構設計階段
17.4設計實現階段
17.5設計驗證階段
17.6原型交付階段
17.7小結
附錄AFPGA快速系統原型設計技術參考資料
附錄B開發過程各階段設計檢查清單
附錄C縮寫和縮略詞
譯後記
