技術定義與定位,技術原理與核心創新,技術特點與優勢,技術參數與規格,產業化進展與規劃,技術意義與行業影響,
技術定義與定位
CoPoS全稱為Chip-on-Panel-on-Substrate（晶片-面板-基板封裝），是台積電（TSMC）開發的先進封裝技術。CoPoS被台積電明確為CoWoS（Chip-on-Wafer-on-Substrate）技術的下一代繼任者，並計畫在未來通過技術疊代逐步完成對CoWoS-L的替代，本質上是CoWoS技術的“面板化”升級或解決方案。
其核心創新在於“化圓為方”，將傳統圓形晶圓（Wafer）封裝載體替換為大型矩形面板（Panel），以此突破面積利用率瓶頸。CoPoS是基於CoWoS 2.5D封裝架構的“面板化”演進。它採用面板級重布線層（Panel RDL）作為中介層，並引入玻璃基板等新材料，以實現高密度互連、高集成度與高生產效率。CoPoS屬於2.5D先進封裝技術範疇。
技術原理與核心創新
CoPoS是台積電開發的先進封裝技術，被定位為CoWoS的下一代演進方向。其核心理念是“化圓為方”，即用大型矩形面板替代傳統的圓形矽晶圓作為封裝載體，旨在突破面積利用率、產能擴展和成本控制方面的瓶頸。
CoPoS最直觀的創新在於基板形態的變革，將CoWoS中基於圓形矽晶圓的中介層或再布線層替換為面積更大的矩形面板。典型面板尺寸包括310mm×310mm、515mm×510mm甚至750mm×620mm。這種從圓形到方形的轉變大幅減少了邊緣浪費，面板面積利用率可提升至81%甚至95%以上，單次封裝可容納的晶片數量是12英寸晶圓的數倍，從而顯著提升產能並降低單位面積成本。
CoPoS在材料與工藝上進行了系統性革新。中介層材料從傳統的矽中介層演進為板級重布線層，並進一步向玻璃中介層發展；有機載板被玻璃基板替代，玻璃材料憑藉卓越的平整度、熱穩定性和電氣性能，更適合高頻傳輸與高密度互連；同時引入了玻璃通孔技術，以提供更優的垂直互連能力，改善散熱和信號完整性。
CoPoS通過“面板化”的系統級創新，追求在一次封裝中集成更多Chiplet芯粒和更高堆疊數的高頻寬記憶體。理論峰值頻寬有望突破13-15 TB/s。其設計目標在於大規模解決CoWoS的產能瓶頸，同時降低初步流片與製造成本，為下一代AI晶片提供更高的性能天花板和更具成本效益的規模化量產方案。
技術特點與優勢
CoPoS作為台積電CoWoS技術的下一代演進方向，其核心優勢在於通過“化圓為方”的設計理念，將封裝載體從圓形晶圓轉變為大型方形面板。CoPoS採用310×310mm、515×510mm甚至750×620mm等規格的方形面板作為基板，其面積利用率可達81%至95%以上，遠超傳統300mm圓形晶圓約45%的利用率。單塊面板的面積約等於12英寸晶圓的3至8倍，可單次封裝更多晶片。
得益於更高的面積利用率和生產效率，CoPoS預計能將單位面積封裝成本降低約10%至30%。更大的封裝面積使得CoPoS能夠容納更多Chiplet芯粒和更高堆疊數的高頻寬記憶體，例如可集成多達10-12顆下一代HBM4。這帶來了更高的理論性能天花板，其峰值頻寬有望突破13-15 TB/s，存儲容量也至少翻倍。
CoPoS引入了玻璃基板與玻璃通孔等先進材料，提供了更好的平整度、熱穩定性和垂直互連能力。其模組化的設計思路為異質晶片整合提供了更多自由度。
技術參數與規格
CoPoS技術的典型面板尺寸包括310mm × 310mm、515mm × 510mm、600mm × 600mm、700mm × 700mm，甚至750mm × 620mm，遠超傳統300mm圓形晶圓。其主要面向下一代AI訓練/推理晶片（如AI GPU/AI ASIC）、高性能計算（HPC）晶片及5G通信晶片等套用。
互連核心以重布線層（RDL）為核心，實現高密度信號重分布與集成。支持1nm及以下超先進制程的晶片封裝，並追求一次封裝更多Chiplet芯粒、更高HBM堆疊數，以實現性能提升。
產業化進展與規劃
台積電已啟動建設310 mm Panel-Level chiplet先進封裝試產線（即CoPoS先進封裝體系）。首條CoPoS實驗線將於2026年在台積電子公司采鈺（或VisEra Technologies）設立。
台積電計畫在嘉義AP7廠區（P4、P5廠房）建立CoPoS量產工廠，目標在2028年底至2029年間實現大規模量產。此外，台積電在美國亞利桑那州規劃的兩座先進封裝廠中，也有一座將以CoPoS技術為主。
英偉達（NVIDIA）預計將成為CoPoS技術的首發合作夥伴；AMD、博通等也是潛在客戶。全球供應鏈企業已參與競標或合作，包括KLA、TEL、Applied Materials、Disco等國際大廠，以及印能、辛耘、弘塑等台廠，生態系統正在加速構建中。
技術意義與行業影響
台積電將CoPoS定位為CoWoS的下一代繼任者，並計畫逐步替代CoWoS-L。這一技術代表了晶片封裝從“晶圓級”思維向“面板級”維度的範式轉變，其核心理念是“化圓為方”，旨在解決AI算力爆發式增長下，CoWoS等先進封裝面臨的產能不足和成本高企的瓶頸。
CoPoS與CoWoS形成了“錯位互補”的關係。CoWoS側重極致性能，而CoPoS通過面板化設計，側重規模化量產、成本最佳化與更高的生產靈活性，旨在滿足大規模AI算力需求。
CoPoS推動了半導體封裝進入“板級時代”，是下一代大晶片、異質集成和高頻傳輸的關鍵使能技術。其技術理念和規格（如310mm x 310mm面板）已引發包括日月光在內的其他封裝廠商跟進。
