矽V型槽是利用單晶矽（100）晶面的各向異性特性，通過化學腐蝕方法形成的角度精確的槽狀結構。其側壁由（111）晶面構成，天然形成54.7°或70.52°的夾角，具有表面光滑、線條筆直的幾何特徵。典型製作工藝包含光刻掩模製備、反應離子刻蝕和鹼性溶液濕法腐蝕等步驟，核心腐蝕反應為Si與KOH溶液的反應。該結構可通過調整掩模參數實現槽深與開口尺寸的精密控制，最小深度數學模型為x=0.7062(l-d)-0.7305r。在光纖定位、微絲電極陣列等光電集成領域具有重要套用價值。
基本介紹
- 製作技術：微機械加工（MEMS）
- 腐蝕方法：化學各向異性濕法腐蝕
- 典型角度：54.74°/70.52°
- 耐溫性：最高150℃
- 套用領域：光纖陣列、微電極裝配
- 研發時間：2013年工藝成熟
製作原理,結構參數,工藝流程,套用場景,光纖定位,微電極裝配,技術演進,
製作原理
基於（100）晶面單晶矽的各向異性腐蝕特性，在鹼性溶液中（111）晶面腐蝕速率顯著低於（100）晶面，通過掩模控制形成自停止腐蝕的V型結構。具體表現為：
- 選用KOH或NaOH作為腐蝕劑，反應式為$\text{Si} + 2\text{OH}^- + 2\text{H}_2\text{O} \rightarrow [\text{SiO}_2(\text{OH})_2]^{2-} + 2\text{H}_2$
- 腐蝕深度與掩模開口尺寸呈線性關係，側向鑽蝕量需通過掩模補償算法修正
- 最終槽角由（111）與（100）晶面夾角決定，理論值為54.74°，雙面腐蝕可得70.52°複合角度
結構參數
通過光刻掩模與腐蝕工藝的配合實現參數控制：
- 槽深調節：採用不同厚度氧化層作為掩蔽膜，精度可達±1μm
- 開口尺寸：典型值為80-200μm，與光纖直徑匹配
- 陣列間距：最小實現130μm周期，滿足高密度集成需求
- 表面粗糙度：側壁經各向異性腐蝕後可達納米級光潔度
工藝流程
包含六個核心工序（截至2023年）：
- 矽片預處理：採用P型（100）晶向單晶矽，厚度500-650μm
- 氧化層生長：熱生長1μm二氧化矽作為掩蔽層
- 光刻圖形化：使用反應離子刻蝕（RIE）開窗，視窗尺寸精度±0.5μm
- 濕法腐蝕：40%KOH溶液，80℃恆溫腐蝕速率約1μm/min
- 掩模去除：氫氟酸溶液浸泡清除殘餘二氧化矽
- 清洗檢測：SEM觀測槽形，白光干涉儀測量三維形貌
套用場景
光纖定位
在光通信器件中實現亞微米級定位精度：
- 單模光纖耦合：槽深誤差控制±0.5μm時，耦合效率提升至92%
- 陣列封裝：採用紫外固化膠實現光纖與槽體粘接，偏移量小於1.5μm
- 多維擴展：通過層疊矽V型槽板構建三維光纖陣列
微電極裝配
2024年發明專利公開新型裝配方案：
- 微絲固定：利用V型槽雙側壁約束電極位置，環氧樹脂固化後位置偏移量≤2μm
- 陣列定製：支持矩形、六邊形等多種排布方式，電極間距可調範圍50-500μm
- 耐環境性：裝配體在150℃高溫下保持結構穩定，適用於生物感測等特殊場景
技術演進
2013年實現MEMS工藝量產，2024年最新進展包含：
- 掩蔽膜最佳化：採用氮化矽/氧化矽複合掩模，腐蝕選擇比提升至300:1
- 濕法腐蝕液配方改進：最佳化掩蔽膜製備方案，形成完整的各向異性腐蝕工藝流程
- 精度突破：基於深度學習算法預測側向鑽蝕量，尺寸控制精度達0.3μm
