片上多處理器體系結構

《片上多處理器體系結構》是由出版社出版的一部教育作品。

基本介紹

• ISBN：9787111253815
• 頁數：153
• 定價：26.00元
• 出版時間：2009-1

內容介紹

《片上多處理器體系結構改善吞吐率和延遲的技術》主要內容：片上多處理器（chip multiprocessor），又稱多核微處理器或簡稱CMP，已成為構造現代高性能微處理器的唯一技術途徑。《片上多處理器體系結構改善吞吐率和延遲的技術》在簡單介紹了片上多處理器的基本概念後，著重於從提高吞吐率和縮短回響時延兩方面探討片上多處理器的基本技術與設計方法。同時介紹了多核處理器的編程技巧，包括執行緒級猜測和事務型記憶體等熱點技術。通過閱讀《片上多處理器體系結構改善吞吐率和延遲的技術》，讀者可以在較短時間內熟悉和掌握片上多處理器研究的主流技術和最新的研究成果，為片上多處理器領域的科研和套用帶來新的思路和靈感。