朱慧瓏，國際歐亞科學院院士，微電子技術專家，現任中國科學院微電子研究所積體電路先導工藝研發中心首席科學家、研究員、博士生導師。1982年獲中國科學技術大學物理學士學位，1988年獲北京師範大學物理博士學位。
1988年起先後在北京師範大學低能核物理研究所、美國阿貢國家實驗室開展原子擴散與分子動力學研究。1996年入職IBM半導體研發中心，主導開發雙應力薄膜、應力近臨技術等核心工藝，獲授權美國專利190餘件。2009年回國後擔任國家科技重大專項“22納米關鍵工藝技術先導研究”首席專家，其團隊研發的FinFET技術專利組合在跨國訴訟中迫使英特爾簽署保密協定。2022年帶領團隊製備出柵長48納米的n型垂直納米環柵電晶體，並開發出單晶矽溝道3D NOR快閃記憶體器件，突破平面器件微縮瓶頸。其團隊在全球FinFET領域專利質量評估中位列首位。
基本介紹
- 中文名：朱慧瓏
- 國籍：中國
人物經歷,社會任職,研究方向,代表論著,獲獎榮譽,
人物經歷
教育背景
北京師範大學博士，1988，理論物理專業中國科學技術大學學士，1982，物理專業
工作簡歷
2009年4 – 至今：研究員，博士生導師， 中國科學院微電子研究所，中國北京
2000年-2009年：IBM半導體研究和開發中心(ＳＲＤＣ), 位於紐約的Hopewell Junction，提出了多項提高晶片性能的核心技術方案，其中包括雙應力薄膜（Dual Stress Liner）、應力近臨技術（stress proximity technique）、減薄柵極的應變ＭＯＳＦＥＴ等；較系統地研究了鍺和銻在SixGe1-x體系中的擴散現象，提出了新的數學模型及解析解法，並第一次給出了精確描述鍺和銻在SixGe1-x體系中擴散係數的公式。
1998年-2000年：英特爾(Intel), 位於加利福尼亞州的Santa Clara，研究和開發極大規模積體電路和晶片製造工藝的建模與仿真軟體；開發模擬晶片製造工藝(CMOS, 半導體存儲器, 離子注入, 摻雜擴散, …)的軟體, 並用於模擬CMOS器件的生產製造過程； 指導公司與大學之間的研究合作工作。
1996年-1998年：數字設備公司(DEC), 位於麻薩諸塞州的Hudson，研究和開發大規模積體電路和晶片製造工藝的模型與仿真；設計實驗並用於校準硼和磷的擴散模型;並套用這些模型來模擬亞微米CMOS器件的製造過程; 參與器件的工藝設計；指導公司與大學之間的研究計畫。
1992年-1996年：伊利諾伊大學厄巴納-尚佩恩分校（UIUC）材料研究實驗室(MRL)，位於伊利諾州的Urbana-Champaign，用分子動力學研究納米粒子燒結過程的先驅之一； 第一次發現了納米粒子超快速燒結（幾十微微秒）的現象並給出了理論解釋。據不完全統計，此項工作他引達139次。1990年-1992年：美國阿貢國家實驗室(Argonne National Lab)材料科學部，位於伊利諾州的Argonne，用分子動力學研究離子注入，原子混合，和原子擴散現象。
1988年-1990年：北京師範大學低能核物理研究所，北京，從事原子擴散，離子注入表面該性和核反應堆輻射損傷的理論物理研究。
社會任職
中國科學院信息科技戰略研究組專家成員
中國科學技術大學兼職教授
CSTIC 2010 Symposium Co-Chair
研究方向
納米器件及關鍵工藝基礎技術先導研究
承擔科研項目情況：
擔任“22納米關鍵工藝技術先導研究與平台建設”項目首席專家，該項目屬國家科技重大專項02專項“極大規模積體電路製造裝備及成套工藝”。
代表論著
1、H. Zhu et al, “Improving yields of high performance 65 nm chips with sputtering top surface of dual stress liner,” VLSI 2007, pp180-181
2、H. Zhu et al, “On the control of short channel effect for MOSFETs with reverse halo implantation” IEEE Electron Device Lett., vol. 28, no. 2, pp168-170, 2007。
3、H. Zhu, “Modeling of impurity diffusion with vacancy-mechanism in diamond lattice and Si1-xGex,” Electrochemical Society Proceedings Volume 2004-07, pp. 923-934
4、H. Zhu et al, “Structure and method to enhance stress in a channel of CMOS devices using a thin gate”, US Patent application number: US20060160317A1
5、H. Zhu et al, “Structure and method for manufacturing planar SOI substrate with multiple orientations”, US7094634.
6、H.S. Yang and H. Zhu, “Method and apparatus for increase strained effect in a transistor channel,” US7118999 and US746291
獲獎榮譽
國家科技重大專項02專項2010年度“個人突出貢獻獎”；
中科院微電子研究所最受學生喜愛的導師（2010-2011）；
IBM全公司2007年度4名牽頭髮明家(Leading Inventor)之一；
IBM半導體研究和開發中心2008年度的發明大師（Master Inventor）；
2項專利獲IBM傑出專利獎；
獲得IBM公司發明成就獎51次；
獲已授權美國專利190多件和發表科技論文50餘篇。
