本書是“電子愛好者讀本”之一，是初學者步入數字電子套用園地必讀的基礎讀物。本書內容從數位訊號特徵和數字邏輯基礎知識開始，分章介紹了邏輯門電路、組合邏輯電路、觸發器、時序控制電路、數/模與模/數轉換器、脈衝信號的產生與變換等。書中各章節內容選材講究、體系嚴謹，在編寫方法上由淺入深、層次分明、重點突出、語言簡練、圖文結合、可讀性強。在講解基礎理論知識的同時，結合各章節內容，同步開闢了“識圖與解讀”、“用法與導讀”、“跟我學設計”等欄目，以強化相關知識間的銜接，引導讀者學用結合。在書最後設定了“綜合套用與典型課題設計實例及其解讀”一章，意在培養讀者的綜合套用能力，提升讀者的讀圖能力、分析能力及自行設計能力。
基本介紹
- 書名：數字電路基礎及快速識圖
- 作者：陳永甫
- ISBN：7115143676
- 頁數：306
- 出版社：人民郵電出版社
- 出版時間：2006 年5月
- 開本：16
目錄
第1章 數字電路概論 1
1.1.1 模擬量與模擬信號 2
1.1.2 數字量與數位訊號 2
1.2 數字電路的特點 4
1.3 積體電路的分類及型號的命名 6
1.3.1 數字電路的有源器件及邏輯電平 6
1.3.2 積體電路的分類及型號的命名方法 7
小結 11
第2章 數字邏輯基礎 12
2.1 數制與碼制 12
2.1.1 計數體制 12
2.1.2 不同數制間的相互轉換 14
2.1.3 碼制 16
知識連結 在數位化設備中為什麼採用二進制 18
2.2 邏輯代數基本概念和基本邏輯運算 18
2.2.1 邏輯代數基本概念 18
2.2.2 三種基本邏輯運算 19
知識連結 二進制加法運算和邏輯加法運算的含義和算法有何不同 22
邏輯代數與普通代數有什麼區別 22
2.3 邏輯代數的基本公式、基本定律和運算規則 22
2.3.1 二值邏輯公理 23
2.3.2 邏輯代數的基本定律(定理) 23
2.3.3 邏輯代數的三個重要規則 24
2.4 邏輯函式的表示方法及相互轉換 26
2.4.1 邏輯函式及其表示方法 26
2.4.2 邏輯函式的相互轉換 28
2.5 邏輯函式的代數化簡法(公式化簡法) 29
2.6 邏輯函式的卡諾圖化簡法(幾何化簡法) 32
2.6.1 邏輯函式的最小項 32
2.6.2 邏輯函式的卡諾圖表示法 34
2.6.3 用卡諾圖表示邏輯函式 36
2.6.4 用卡諾圖化簡邏輯函式 37
2.6.5 具有無關項的邏輯函式的化簡 40
小結 44
第3章 邏輯門電路 45
3.1 門電路概述 45
3.1.1 邏輯變數的兩種取值及邏輯規定 45
3.1.2 門電路的組成和分類 46
3.2.1 半導體二極體的開關特性 48
3.2.2 半導體三極體的開關特性 49
3.2.3 MOS型場效應管的開關特性 51
3.3 分立元件邏輯門電路 53
3.3.1 二極體門電路 54
3.3.2 三極體非門電路(反相器) 55
3.3.3 MOS管非門電路 56
3.3.4 常用複合門電路 57
3.4 TTL集成門電路 59
3.4.1 TTL集成門電路及其集成器件系列 59
3.4.2 TTL非門(反相器) 61
識圖與解讀 TTL積體電路引腳(外引線)編號的判斷方法 62
3.4.3 TTL與非門 62
識圖與解讀 TTL與非門電路的型號及通用性 66
採用與非門74LS00的交流電停電音響報警電路 68
3.4.4 集電極開路與非門(OC門) 70
3.4.5 三態輸出門(TSL門) 72
3.4.6 其他TTL門電路 74
識圖與解讀 TTL器件型號的國際通用性及CT54/CT74系列 74
3.5 CMOS集成門電路 76
3.5.1 MOS集成門電路概述 76
3.5.2 CMOS集成門系列及其型號命名 76
3.5.3 CMOS反相器(非門) 78
識圖與解讀 採用反相器CC4069的雙音發生器 80
3.5.4 CMOS與非門和或非門電路 82
3.5.5 其他CMOS集成門電路 83
用法與導讀 集成門電路多餘輸入端的處理 85
3.6 CMOS電路與TTL電路的接口 87
3.6.1 接口電路簡介 87
3.6.2 TTL電路驅動CMOS電路 88
3.6.3 CMOS電路驅動TTL電路 90
識圖與解讀 中、美、日三國常用門電路邏輯符號的認讀 91
知識連結 八種門電路的邏輯關係、相應邏輯運算及其運算口訣 91
小結 93
第4章 組合邏輯電路 95
4.1 組合邏輯電路概述 95
4.2 組合邏輯電路的分析方法和設計方法 96
4.2.1 組合邏輯電路的分析方法 96
4.2.2 組合邏輯電路的設計方法 98
跟我學設計 組合邏輯電路套用實例設計(一) 100
組合邏輯電路套用實例設計(二) 101
組合邏輯電路套用實例設計(三) 101
4.3 加法器 102
4.3.1 半加器 103
4.3.2 全加器 104
4.3.3 多位加法和集成加法器 105
用法與導讀 用一個四位加法器實現四位加法/減法器 106
知識連結 反碼與補碼 109
跟我學設計 組合邏輯電路套用實例設計(四) 109
4.4 編碼器 111
4.4.1 二進制編碼器 111
4.4.2 二-十進制編碼器 112
4.4.3 優先編碼器 114
4.4.4 通用型優先編碼積體電路 115
用法與導讀 用兩片74148擴展為16-4線優先編碼器 118
4.5 解碼器 119
4.5.1 解碼器概述 120
4.5.2 二進制解碼器 120
用法與導讀 用兩片3-8線解碼器74138組成一個4-16線解碼器 122
4.5.3 二-十進制解碼器(8421 BCD解碼器) 123
跟我學設計 組合邏輯電路套用實例設計(五) 124
4.5.4 顯示解碼器 126
用法與導讀 用8片74LS48組成具有滅零功能的數碼顯示系統 131
4.6 數據選擇器和數據分配器 132
4.6.1 數據選擇器 132
用法與導讀 用兩片74LS151組成一個十六選一數據選擇器 135
4.6.2 數據分配器 136
跟我學設計 組合邏輯電路套用實例設計(六) 137
4.7 數值比較器 138
用法與導讀 用兩片7485(74LS85)級聯擴展成8位數值比較器 140
小結 141
第5章 觸發器 143
5.1 觸發器概述 143
5.2 基本RS觸發器 144
5.2.1 由與非門構成的基本RS觸發器 144
用法與導讀 採用基本RS觸發器的防抖動開關 147
5.2.2 由或非門構成的基本RS觸發器 148
5.2.3 集成基本RS觸發器(三態RS鎖存觸發器) 148
跟我學設計 採用RS觸發器的搶答器電路 150
5.3 同步觸發器(鐘控觸發器) 151
5.3.1 同步RS觸發器 152
5.3.2 同步JK觸發器 154
5.4 邊沿觸發器 156
5.4.1 下降沿JK觸發器 157
5.4.2 集成邊沿JK觸發器 159
5.4.3 T觸發器和T′觸發器 161
5.5 邊沿觸發維持阻塞D觸發器 162
5.5.1 維持阻塞D觸發器 162
5.5.2 集成D觸發器 165
識圖與解讀 觸發器的類型與新舊邏輯符號 167
5.6 不同類型觸發器間的相互轉換 168
5.6.1 觸發器間的轉換 168
5.6.2 JK觸發器轉換成D、T(T′)和RS觸發器 169
5.6.3 D觸發器轉換成JK、T、T′和RS觸發器 170
識圖與解讀 觸發器電路結構的演變與特性改善解讀 171
小結 172
第6章 時序邏輯電路 175
6.1 時序邏輯電路概述 175
6.1.1 時序邏輯電路的結構和主要特點 175
6.1.2 時序邏輯電路的知識結構和內容 176
6.2 時序邏輯電路的分析方法 176
6.2.1 同步時序邏輯電路的分析方法 177
6.2.2 異步時序邏輯電路的分析方法 180
6.3 同步計數器 182
6.3.1 同步二進制計數器 183
6.3.2 集成同步二進制計數器 185
6.3.3 用同步二進制計數器構成N進制計數器 187
用法與導讀 用兩片74161構成二十四進制計數器 189
用兩片74161構成五十進制計數器 190
用三片74161構成12
