本書是一本系統介紹數字電路設計的權威教材，旨在教會讀者關於數字設計的基本概念。全書共分12章，內容涉及數字系統和二進制數、布爾代數與邏輯門、門級最小化，組合邏輯、同步時序邏輯、暫存器和計數器、存儲器和可程式邏輯設備、暫存器傳輸級設計、異步時序邏輯、數字積體電路、標準IC和FPGA實驗、標準圖形符號等。全書結構嚴謹，內容深入淺出，緊密聯繫實際，教輔資料齊全。
基本介紹
- 書名：數字設計與Verilog實現（第五版）
- 作者：徐志軍 尹廷輝,倪雪,薛紅 等
- ISBN：9787121246159
- 出版社：電子工業出版社
- 出版時間：2015-01-01
圖書內容,目 錄,
圖書內容
本書是一本系統介紹數字電路設計的權威教材，旨在教會讀者關於數字設計的基本概念。全書共分12章，內容涉及數字系統和二進制數、布爾代數與邏輯門、門級最小化，組合邏輯、同步時序邏輯、暫存器和計數器、存儲器和可程式邏輯設備、暫存器傳輸級設計、異步時序邏輯、數字積體電路、標準IC和FPGA實驗、標準圖形符號等。全書結構嚴謹，內容深入淺出，緊密聯繫實際，教輔資料齊全。
目 錄
第1章 數字系統與二進制數
1.1 數字系統
1.2 二進制數
1.3 數制的轉換
1.4 八進制和十六進制數
1.5 補碼
1.6 帶符號的二進制數
1.7 二進制碼
1.8 二進制存儲與暫存器
1.9 二進制邏輯
習題
參考文獻
網路搜尋主題
第2章 布爾代數和邏輯門
2.1 引言
2.2 基本定義
2.3 布爾代數的公理
2.4 布爾代數的基本定理和性質
2.5 布爾函式
2.6 範式與標準式
2.7 其他邏輯運算
2.8 數字邏輯門
2.9 積體電路
習題
參考文獻
網路搜尋主題
第3章 門電路化簡
3.1 引言
3.2 圖形法化簡
3.3 四變數卡諾圖
3.4 和之積式的化簡
3.5 無關條件
3.6 與非門和或非門實現
3.7 其他兩級門電路實現
3.8 異或函式
3.9 硬體描述語言
習題
參考文獻
網路搜尋主題
第4章 組合邏輯
4.1 引言
4.2 組合電路
4.3 分析步驟
4.4 設計步驟
4.5 二進制加減器
4.6 十進制加法器
4.7 二進制乘法器
4.8 數值比較器
4.9 解碼器
4.10
編碼器
4.11
數據選擇器
4.12
組合電路的HDL模型
習題
參考文獻
網路搜尋主題
第5章 同步時序邏輯
5.1 引言
5.2 時序電路
5.3 存儲元件： 鎖存器
5.4 存儲元件： 觸發器
5.5 鐘控時序電路分析
5.6 時序電路的可綜合HDL模型
5.7 狀態化簡與分配
5.8 設計過程
習題
參考文獻
網路搜尋主題
第6章 暫存器和計數器
6.1 暫存器
6.2 移位暫存器
6.3 行波計數器
6.4 同步計數器
6.5 其他計數器
6.6 暫存器和計數器的HDL描述
習題
參考文獻
網路搜尋主題
第7章 存儲器和可程式邏輯器件
7.1 引言
7.2 隨機存取存儲器
7.3 存儲器解碼
7.4 檢糾錯
7.5 唯讀存儲器
7.6 可程式邏輯陣列
7.7 可程式陣列邏輯
7.8 時序可程式器件
習題
參考文獻
網路搜尋主題
第8章 暫存器傳輸級設計
8.1 引言
8.2 暫存器傳輸級定義
8.3 HDL的暫存器傳輸級描述
8.4 算法狀態機（ASM）
8.5 設計舉例（ASMD流程圖）
8.6 設計舉例的HDL描述
8.7 時序二進制乘法器
8.8 控制邏輯
8.9 二進制乘法器的HDL描述
8.10
用數據選擇器進行設計
8.11
無競爭設計（軟競爭條件）
8.12
無鎖存設計（為什麼浪費矽片？）
8.13
語言的其他特性
習題
參考文獻
網路搜尋主題
第9章 用標準IC和FPGA進行實驗
9.1 實驗介紹
9.2 實驗1： 二進制和十進制數
9.3 實驗2： 數字邏輯門
9.4 實驗3： 布爾函式化簡
9.5 實驗4： 組合電路
9.6 實驗5： 代碼轉換
9.7 實驗6： 使用數據選擇器進行設計
9.8 實驗7： 加法器和減法器
9.9 實驗8： 觸發器
9.10
實驗9： 時序電路
9.11
實驗10： 計數器
9.12
實驗11： 移位暫存器
9.13
實驗12： 串列加法
9.14
實驗13： 存儲器單元
9.15
實驗14： 燈式手球
9.16
實驗15： 時鐘脈衝發生器
9.17
實驗16： 並行加法器和累加器
9.18
實驗17： 二進制乘法器
9.19
Verilog HDL模擬實驗和使用FPGA的快速原型驗證
第10章 標準圖形符號
10.1 矩形符號
10.2 限定符號
10.3 相關符號
10.4 組合部件符號
10.5 觸發器符號
10.6 暫存器符號
10.7 計數器符號
10.8 RAM符號
習題
參考文獻
網路搜尋主題
附錄A 半導體和CMOS積體電路
部分習題解答
