《大規模積體電路原理與設計》是2010年01月機械工業出版社出版的圖書，作者是甘學溫，王源。
基本介紹
- 書名：大規模積體電路原理與設計
- 作者：甘學溫、王源
- ISBN：9787111277095
- 定價：26元
- 出版社：機械工業出版社
- 出版時間： 2010年01月
- 開本：16開
簡介,作者簡介,圖書目錄,
簡介
《大規模積體電路原理與設計》本著從簡單到複雜的循序漸進的原則，先從構成積體電路的主要器件MOS場效應電晶體的基本工作原理開始，再深入分析CMOS基本單元電路，基於對單元電路的討論，分析一些重要的數字子系統的結構和工作原理，最後討論積體電路的設計方法。在每一章都有相應的例題和習題引導和幫助學生掌握電路的工作原理和設計思路。
《大規模積體電路原理與設計》在編寫過程中充分考慮了計算機專業學生的需求，重點放在電路基本原理和設計方法上，目的在於使計算機專業背景的學生也能夠掌握積體電路的設計方法。
《大規模積體電路原理與設計》可以作為計算機科學與技術、電子科學與技術等非微電子專業的高年級本科生學習積體電路原理與設計的教材，也可以作為信息科學技術領域的工程技術人員了解CMOS積體電路的入門參考書。
作者簡介
甘學溫，北京大學教授。長期從事教學和教學管理工作。曾獲北京大學教學優秀獎、北京大學摩托羅拉獎教金、北京大學華為獎教金、北京大學深圳研究生院教學優秀獎。與賈嵩、陳中建等共同建設的“積體電路原理與設計”系列課程被評為2008年北京市高等教育精品課程，“積體電路原理與設計課程改革與建設”獲得2008年北京大學教學成果一等獎。獨立編寫或與人合著有多部教材，其中與人合著的《積體電路原理與設計》教材入選北京市高等教育精品教材建設工程項目及普通高等教育“十一五”國家級規劃教材，並被評為2007年度普通高等教育精品教材。
圖書目錄
出版者的話
序言
前言
教學建議
符號表
第1章 緒論1
1.1 積體電路的發展歷史1
1.2 積體電路的發展規律3
1.3 積體電路的分類5
1.4 積體電路的發展趨勢7
參考文獻12
習題14
第2章 CMOS積體電路中的基本元件15
2.1 矽材料的基本特性15
2.1.1 載流子和費米能級15
2.1.2 pn結17
2.1.3 MIS（MOS)結構20
2.2 MOSFET器件23
2.2.1 MOSFET器件結構24
2.2.2 MOSFET器件特性26
2.2.3 MOSFET按比例縮小理論34
2.2.4 小尺寸MOSFET的二級效應36
2.2.5 MOSFET的SPICE器件模型40
2.3 CMOS積體電路中的無源元件46
2.3.1 電容器46
2.3.2 電阻器48
2.3.3 互連線51
參考文獻55
習題55
第3章 CMOS反相器的分析與設計57
3.1 CMOS反相器的結構和基本特性57
3.2 CMOS反相器的直流特性58
3.2.1 CMOS反相器的直流電壓傳輸特性58
3.2.2 CMOS反相器的直流轉移特性61
3.2.3 CMOS反相器的直流噪聲容限62
3.3 CMOS反相器的瞬態特性63
3.3.1 CMOS反相器的負載電容63
3.3.2 CMOS反相器輸出電壓的上升時間和下降時間64
3.3.3 反相器傳輸延遲時間的計算66
3.3.4 電路的最高工作頻率68
3.4 CMOS反相器的設計69
參考文獻70
習題71
第4章 基本單元電路72
4.1 靜態CMOS邏輯電路72
4.1.1 靜態CMOS邏輯門的結構特點72
4.1.2 靜態CMOS邏輯門的分析方法75
4.1.3 靜態CMOS邏輯門的設計80
4.1.4 用靜態CMOS邏輯門實現組合邏輯81
4.2 MOS傳輸門邏輯電路86
4.2.1 傳輸門的基本特性86
4.2.2 用傳輸門實現組合邏輯90
4.2.3 傳輸門陣列邏輯92
4.3 動態CMOS邏輯電路94
4.3.1 預充求值的動態CMOS電路94
4.3.2 多米諾CMOS電路97
4.3.3 時鐘同步CMOS電路99
4.4 鎖存器和觸發器100
4.4.1 雙穩態電路和RS鎖存器100
4.4.2 D鎖存器和D觸發器102
4.4.3 其他功能的時序邏輯單元103
4.4.4 動態時序邏輯單元104
4.4.5 多位時序邏輯電路104
4.5 CMOS邏輯電路的功耗105
4.5.1 CMOS電路的功耗來源105
4.5.2 低功耗技術108
參考文獻109
習題110
第5章 數字積體電路子系統設計112
5.1 控制器的設計112
5.1.1 有限狀態機112
5.1.2 存儲程式控制器114
5.2 運算器的設計115
5.2.1 加法器的結構設計115
5.2.2 加法器的電路設計117
5.2.3 以加法器為基礎構建算術邏輯單元118
5.3 VLSI存儲器120
5.3.1 存儲器的總體結構120
5.3.2 存儲器的單元結構121
5.3.3 存儲器外圍電路126
5.4 輸入/輸出緩衝器127
5.4.1 輸入緩衝器單元127
5.4.2 輸出緩衝器單元129
5.4.3 三態輸出和雙向緩衝器單元130
參考文獻131
習題131
第6章 CMOS積體電路製造工藝133
6.1 CMOS工藝133
6.1.1 基本工藝步驟133
6.1.2 n阱CMOS工藝流程136
6.1.3 矽基CMOS中的閂鎖效應139
6.1.4 先進的CMOS工藝140
6.2 CMOS版圖設計143
6.3 封裝技術148
6.3.1 封裝工藝流程148
6.3.2 封裝工藝分類149
6.3.3 先進的封裝技術150
參考文獻152
習題153
第7章 積體電路的設計方法與實現154
7.1 積體電路設計流程154
7.1.1 層次化的方法155
7.1.2 結構化的方法155
7.2 積體電路的設計方法分類156
7.3 全定製設計方法157
7.3.1 全定製方法的設計輸入與分析158
7.3.2 全定製的版圖設計160
7.4 半定製設計方法162
7.4.1 半定製設計流程162
7.4.2 硬體描述語言163
7.4.3 基於標準單元的ASIC方法163
7.4.4 基於IP的SoC方法168
7.5 設計實例170
7.5.1 系統定義171
7.5.2 設計過程173
參考文獻179
習題180
附錄A SPICE仿真基礎181
附錄B VerilogHDL基礎知識194
附錄C CMOS積體電路常用參數表202
附錄D 積體電路發展歷史的大事記...204
序言
前言
教學建議
符號表
第1章 緒論1
1.1 積體電路的發展歷史1
1.2 積體電路的發展規律3
1.3 積體電路的分類5
1.4 積體電路的發展趨勢7
參考文獻12
習題14
第2章 CMOS積體電路中的基本元件15
2.1 矽材料的基本特性15
2.1.1 載流子和費米能級15
2.1.2 pn結17
2.1.3 MIS（MOS)結構20
2.2 MOSFET器件23
2.2.1 MOSFET器件結構24
2.2.2 MOSFET器件特性26
2.2.3 MOSFET按比例縮小理論34
2.2.4 小尺寸MOSFET的二級效應36
2.2.5 MOSFET的SPICE器件模型40
2.3 CMOS積體電路中的無源元件46
2.3.1 電容器46
2.3.2 電阻器48
2.3.3 互連線51
參考文獻55
習題55
第3章 CMOS反相器的分析與設計57
3.1 CMOS反相器的結構和基本特性57
3.2 CMOS反相器的直流特性58
3.2.1 CMOS反相器的直流電壓傳輸特性58
3.2.2 CMOS反相器的直流轉移特性61
3.2.3 CMOS反相器的直流噪聲容限62
3.3 CMOS反相器的瞬態特性63
3.3.1 CMOS反相器的負載電容63
3.3.2 CMOS反相器輸出電壓的上升時間和下降時間64
3.3.3 反相器傳輸延遲時間的計算66
3.3.4 電路的最高工作頻率68
3.4 CMOS反相器的設計69
參考文獻70
習題71
第4章 基本單元電路72
4.1 靜態CMOS邏輯電路72
4.1.1 靜態CMOS邏輯門的結構特點72
4.1.2 靜態CMOS邏輯門的分析方法75
4.1.3 靜態CMOS邏輯門的設計80
4.1.4 用靜態CMOS邏輯門實現組合邏輯81
4.2 MOS傳輸門邏輯電路86
4.2.1 傳輸門的基本特性86
4.2.2 用傳輸門實現組合邏輯90
4.2.3 傳輸門陣列邏輯92
4.3 動態CMOS邏輯電路94
4.3.1 預充求值的動態CMOS電路94
4.3.2 多米諾CMOS電路97
4.3.3 時鐘同步CMOS電路99
4.4 鎖存器和觸發器100
4.4.1 雙穩態電路和RS鎖存器100
4.4.2 D鎖存器和D觸發器102
4.4.3 其他功能的時序邏輯單元103
4.4.4 動態時序邏輯單元104
4.4.5 多位時序邏輯電路104
4.5 CMOS邏輯電路的功耗105
4.5.1 CMOS電路的功耗來源105
4.5.2 低功耗技術108
參考文獻109
習題110
第5章 數字積體電路子系統設計112
5.1 控制器的設計112
5.1.1 有限狀態機112
5.1.2 存儲程式控制器114
5.2 運算器的設計115
5.2.1 加法器的結構設計115
5.2.2 加法器的電路設計117
5.2.3 以加法器為基礎構建算術邏輯單元118
5.3 VLSI存儲器120
5.3.1 存儲器的總體結構120
5.3.2 存儲器的單元結構121
5.3.3 存儲器外圍電路126
5.4 輸入/輸出緩衝器127
5.4.1 輸入緩衝器單元127
5.4.2 輸出緩衝器單元129
5.4.3 三態輸出和雙向緩衝器單元130
參考文獻131
習題131
第6章 CMOS積體電路製造工藝133
6.1 CMOS工藝133
6.1.1 基本工藝步驟133
6.1.2 n阱CMOS工藝流程136
6.1.3 矽基CMOS中的閂鎖效應139
6.1.4 先進的CMOS工藝140
6.2 CMOS版圖設計143
6.3 封裝技術148
6.3.1 封裝工藝流程148
6.3.2 封裝工藝分類149
6.3.3 先進的封裝技術150
參考文獻152
習題153
第7章 積體電路的設計方法與實現154
7.1 積體電路設計流程154
7.1.1 層次化的方法155
7.1.2 結構化的方法155
7.2 積體電路的設計方法分類156
7.3 全定製設計方法157
7.3.1 全定製方法的設計輸入與分析158
7.3.2 全定製的版圖設計160
7.4 半定製設計方法162
7.4.1 半定製設計流程162
7.4.2 硬體描述語言163
7.4.3 基於標準單元的ASIC方法163
7.4.4 基於IP的SoC方法168
7.5 設計實例170
7.5.1 系統定義171
7.5.2 設計過程173
參考文獻179
習題180
附錄A SPICE仿真基礎181
附錄B VerilogHDL基礎知識194
附錄C CMOS積體電路常用參數表202
附錄D 積體電路發展歷史的大事記...204
