《基於FPGA與Verilog的計算機組成原理實踐》 是2012年10月清華大學出版社教育出版社出版的圖書，作者是郭軍。
基本介紹
- 書名：基於FPGA與Verilog的計算機組成原理實踐
- 作者：郭軍
- ISBN：9787302297345
- 出版社：清華大學出版社
- 出版時間：2012年10月
- 裝幀：平裝
- 開本：16開
- 版次：1-1
內容簡介,編輯推薦,圖書前言,圖書目錄,
內容簡介
本書是計算機組成原理課程實踐教材，全書以CPU設計為核心內容，首先從電子計算機結構及組成入手，介紹數字系統設計的一般方法，進而介紹可程式邏輯器件原理，重點論述FPGA的原理和套用； 然後詳細介紹Verilog硬體描述語言的基本語法和編程技術及Quartus Ⅱ 開發環境的基本使用方法； 最後針對一個簡單RISC結構的CPU設計，系統地講解了計算機主要組成部件的設計實例和系統調試方法。
本書可作為普通高等院校計算機、電子與通信等專業本科生的計算機組成原理實踐教材，也可供從事數字系統設計開發的工程技術人員參考。
本書可作為普通高等院校計算機、電子與通信等專業本科生的計算機組成原理實踐教材，也可供從事數字系統設計開發的工程技術人員參考。
編輯推薦
《基於FPGA與Verilog的計算機組成原理實踐》針對本科“計算機組成原理”課程實踐而編寫，全書圍繞CPU核心部件設計實踐，力求將常用的設計方法和工具的使用技術介紹給讀者，讓讀者通過實踐培養動手能力，加深對計算機系統各個組成部件的理解。第1章主要介紹現代電子計算機基本知識和數字系統設計方法；第2章介紹可程式器件的結構原理，包括簡單可程式邏輯器件和複雜可程式邏輯器件；第3章介紹硬體描述語言Verilog HDL的基本語法和編程設計技術；第4章介紹仿真開發環境Quartus Ⅱ的基本使用方法；第5章重點介紹計算機主要組成部件的設計。
圖書前言
計算機組成原理是計算機專業的核心課程，也是一門實踐性很強的專業基礎課。課程內容不僅包含計算機原理等理論知識，而且包含計算機設計等實踐知識。因此，實踐是“計算機組成原理”課程重要的組成部分，實踐技能培養是“計算機組成原理”課程不可缺少的教學環節。
計算機組成原理實踐教學需要與時俱進，不斷發展。早期在麵包板上用獨立晶片搭建計算機系統的方法已經逐漸淘汰，採用EDA設計軟體和工具設計以CPU為核心的計算機系統的方法已經成為主流。目前，在國內外高校的計算機組成原理實踐教學中，主要採用硬體描述語言HDL與可程式邏輯器件FGPA/CPLD結合的實踐教學方法，在仿真開發環境中進行計算機核心部件的設計和驗證。這種方法改變了以驗證性實驗為主的傳統教學實踐模式，由學生自己將理論知識套用於實驗設計，不僅提高了學生的學習興趣和效率，而且較好地與生產實際接軌，讓學生可以很快適應今後的職業。
本書針對本科“計算機組成原理”課程實踐而編寫，全書圍繞CPU核心部件設計實踐，力求將常用的設計方法和工具的使用技術介紹給讀者，讓讀者通過實踐培養動手能力，加深對計算機系統各個組成部件的理解。第1章主要介紹現代電子計算機基本知識和數字系統設計方法； 第2章介紹可程式器件的結構原理，包括簡單可程式邏輯器件和複雜可程式邏輯器件； 第3章介紹硬體描述語言Verilog HDL的基本語法和編程設計技術； 第4章介紹仿真開發環境Quartus Ⅱ的基本使用方法； 第5章重點介紹計算機主要組成部件的設計。附錄A列出了Verilog語言的關鍵字以便讀者快速查閱； 附錄B介紹了現有FPGA教學開發平台的特點，為讀者選擇平台提供一定參考。
計算機組成原理實踐教學需要與時俱進，不斷發展。早期在麵包板上用獨立晶片搭建計算機系統的方法已經逐漸淘汰，採用EDA設計軟體和工具設計以CPU為核心的計算機系統的方法已經成為主流。目前，在國內外高校的計算機組成原理實踐教學中，主要採用硬體描述語言HDL與可程式邏輯器件FGPA/CPLD結合的實踐教學方法，在仿真開發環境中進行計算機核心部件的設計和驗證。這種方法改變了以驗證性實驗為主的傳統教學實踐模式，由學生自己將理論知識套用於實驗設計，不僅提高了學生的學習興趣和效率，而且較好地與生產實際接軌，讓學生可以很快適應今後的職業。
本書針對本科“計算機組成原理”課程實踐而編寫，全書圍繞CPU核心部件設計實踐，力求將常用的設計方法和工具的使用技術介紹給讀者，讓讀者通過實踐培養動手能力，加深對計算機系統各個組成部件的理解。第1章主要介紹現代電子計算機基本知識和數字系統設計方法； 第2章介紹可程式器件的結構原理，包括簡單可程式邏輯器件和複雜可程式邏輯器件； 第3章介紹硬體描述語言Verilog HDL的基本語法和編程設計技術； 第4章介紹仿真開發環境Quartus Ⅱ的基本使用方法； 第5章重點介紹計算機主要組成部件的設計。附錄A列出了Verilog語言的關鍵字以便讀者快速查閱； 附錄B介紹了現有FPGA教學開發平台的特點，為讀者選擇平台提供一定參考。
圖書目錄
第1章緒論
1.1電子計算機概述
1.2數字系統設計方法
第2章可程式邏輯器件
2.1概述
2.1.1可程式邏輯器件發展歷史
2.1.2FPGA與CPLD
2.2簡單可程式邏輯器件
2.2.1可程式唯讀存儲器
2.2.2可程式邏輯陣列
2.2.3通用陣列邏輯
2.3複雜可程式邏輯器件
2.3.1CPLD原理
2.3.2CPLD的邏輯實現
2.4現場可程式門陣列
2.4.1FPGA內部結構
2.4.2FPGA工作原理
2.4.3CPLD與FPGA比較
2.5典型的FPGA晶片
2.5.1Xilinx公司的FPGA
2.5.2Altera公司的FPGA
2.5.3Cyclone系列FPGA結構原理
2.6FPGA設計流程
習題
第3章Verilog硬體描述語言基礎
3.1概述
3.1.1硬體描述語言發展歷史
3.1.2Verilog HDL與VHDL的比較
3.1.3Verilog語言和C語言
3.2Verilog語言的基本概念
3.2.1基本程式結構
3.2.2標識符和關鍵字
3.2.3注釋方法
3.2.4參數聲明
3.2.5編譯指令
3.3數據類型與表達式
3.3.1邏輯值
3.3.2常量
3.3.3變數
3.3.4變數的物理含義
3.4運算符
3.4.1算術運算符
3.4.2邏輯運算符
3.4.3關係運算符
3.4.4相等運算符
3.4.5位運算符
3.4.6歸約運算符
3.4.7移位運算符
3.4.8條件運算符
3.4.9連線運算符
3.5模組的結構化描述
3.5.1模組結構
3.5.2結構化描述
3.6數據流描述
3.6.1連續賦值語句
3.6.2時延的概念
3.6.3數據流描述實例
3.7行為描述方式
3.7.1語句塊
3.7.2事件控制
3.7.3過程賦值語句
3.7.4編程語句
3.7.5混合描述方式
3.8任務和函式
3.8.1任務
3.8.2函式
3.8.3系統任務和系統函式
3.9仿真驗證
3.9.1編寫測試程式
3.9.2測試激勵編程
3.10Verilog?2001新增功能
習題
第4章Quartus Ⅱ集成開發環境
4.1概述
4.2Quartus Ⅱ的安裝
4.2.1計算機配置要求
4.2.2安裝步驟
4.2.3授權檔案安裝
4.3Quartus Ⅱ使用方法
4.3.1Quartus Ⅱ設計流程
4.3.2Quartus Ⅱ使用步驟
習題
第5章設計實例與實踐
5.1組合邏輯電路設計
5.1.1可綜合設計
5.1.2加法器
5.1.3比較器
5.1.4多路器
5.1.5編碼器
5.1.6解碼器
5.1.7三態緩衝器
5.1.8匯流排設計
5.2時序邏輯電路設計
5.2.1分頻器
5.2.2移位暫存器
5.2.3計數器
5.2.4FIFO
5.2.5有限狀態機
5.3簡單CPU設計
5.3.1指令系統設計
5.3.2體系結構設計
5.3.3基本組成部件設計
5.3.4頂層模組設計
5.3.5仿真驗證
習題
附錄AVerilog HDL的關鍵字
附錄BFPGA實驗開發平台簡介
參考文獻
1.1電子計算機概述
1.2數字系統設計方法
第2章可程式邏輯器件
2.1概述
2.1.1可程式邏輯器件發展歷史
2.1.2FPGA與CPLD
2.2簡單可程式邏輯器件
2.2.1可程式唯讀存儲器
2.2.2可程式邏輯陣列
2.2.3通用陣列邏輯
2.3複雜可程式邏輯器件
2.3.1CPLD原理
2.3.2CPLD的邏輯實現
2.4現場可程式門陣列
2.4.1FPGA內部結構
2.4.2FPGA工作原理
2.4.3CPLD與FPGA比較
2.5典型的FPGA晶片
2.5.1Xilinx公司的FPGA
2.5.2Altera公司的FPGA
2.5.3Cyclone系列FPGA結構原理
2.6FPGA設計流程
習題
第3章Verilog硬體描述語言基礎
3.1概述
3.1.1硬體描述語言發展歷史
3.1.2Verilog HDL與VHDL的比較
3.1.3Verilog語言和C語言
3.2Verilog語言的基本概念
3.2.1基本程式結構
3.2.2標識符和關鍵字
3.2.3注釋方法
3.2.4參數聲明
3.2.5編譯指令
3.3數據類型與表達式
3.3.1邏輯值
3.3.2常量
3.3.3變數
3.3.4變數的物理含義
3.4運算符
3.4.1算術運算符
3.4.2邏輯運算符
3.4.3關係運算符
3.4.4相等運算符
3.4.5位運算符
3.4.6歸約運算符
3.4.7移位運算符
3.4.8條件運算符
3.4.9連線運算符
3.5模組的結構化描述
3.5.1模組結構
3.5.2結構化描述
3.6數據流描述
3.6.1連續賦值語句
3.6.2時延的概念
3.6.3數據流描述實例
3.7行為描述方式
3.7.1語句塊
3.7.2事件控制
3.7.3過程賦值語句
3.7.4編程語句
3.7.5混合描述方式
3.8任務和函式
3.8.1任務
3.8.2函式
3.8.3系統任務和系統函式
3.9仿真驗證
3.9.1編寫測試程式
3.9.2測試激勵編程
3.10Verilog?2001新增功能
習題
第4章Quartus Ⅱ集成開發環境
4.1概述
4.2Quartus Ⅱ的安裝
4.2.1計算機配置要求
4.2.2安裝步驟
4.2.3授權檔案安裝
4.3Quartus Ⅱ使用方法
4.3.1Quartus Ⅱ設計流程
4.3.2Quartus Ⅱ使用步驟
習題
第5章設計實例與實踐
5.1組合邏輯電路設計
5.1.1可綜合設計
5.1.2加法器
5.1.3比較器
5.1.4多路器
5.1.5編碼器
5.1.6解碼器
5.1.7三態緩衝器
5.1.8匯流排設計
5.2時序邏輯電路設計
5.2.1分頻器
5.2.2移位暫存器
5.2.3計數器
5.2.4FIFO
5.2.5有限狀態機
5.3簡單CPU設計
5.3.1指令系統設計
5.3.2體系結構設計
5.3.3基本組成部件設計
5.3.4頂層模組設計
5.3.5仿真驗證
習題
附錄AVerilog HDL的關鍵字
附錄BFPGA實驗開發平台簡介
參考文獻
