三維集成

三維集成是通過在垂直方向堆疊多個晶片或功能層的器件系統，實現邏輯、存儲和感測功能的垂直協同，成為後摩爾時代的重要技術。該技術可提高封裝效率、縮短互連線以降低功耗，但面臨熱預算等挑戰。湖南大學（2024年）在低溫單片式三維異構集成取得突破，北京大學積體電路學院在原子尺度工藝、新器件及三維集成技術取得系統性創新。西安電子科技大學在三維集成系統領域取得了顯著成果。三維集成已套用於MEMS、影像感測器，並擴展至通訊等領域的研發。

基本介紹

• 技術特點：垂直堆疊協同  
• 封裝效率：≥100% 
• 套用領域：影像感測器 
• 最新突破：低溫異構集成 
• 研究團隊：北京大學 
• 研發項目：面向未來通訊的室分微封裝三維集成無源器件和系統研發服務 

技術定義與發展

三維集成是通過垂直堆疊晶片或功能層實現高密度封裝的器件系統，本質屬半導體積體電路，但採用新封裝形式。其發展旨在延續摩爾定律，應對傳統二維集成的物理限制。

技術特點與挑戰

三維集成的主要特點包括：

1. 提升封裝效率和電晶體密度，縮小尺寸；
2. 垂直互連線縮短，提升速度並降低功耗；
3. 研發周期短於SoC，降低成本。然而，矽基單晶片集成面臨熱預算問題，上層工藝導致下層性能退化。

研究進展

截至2024年，湖南大學團隊提出低溫單片式三維異構集成工藝，解決矽基熱預算難題。北京大學積體電路學院（截至2024年）在原子尺度工藝、新器件及集成技術取得系統性創新。西安電子科技大學微電子團隊（2016年）獲國家科技進步獎，套用於CMOS圖像感測器三維集成。

套用領域擴展

三維集成最初套用於MEMS和影像感測器，2023年中國鐵塔啟動室分微封裝三維集成無源器件研發，推動通訊領域套用。未來預計年均增長率超60%，擴展至存儲器、處理器等。