野見山睦未（的みやまむつみ）主唱、作詞、作曲，福岡縣飯冢市出身，永島圭司（中島矽螺紋）吉他手，福岡縣鞍手郡宮田城市出身，Local bus（當地巴士）是日本的音樂樂隊. 1998年結成.在出道前3個人活動著，不過，隨著時間的消逝，現在的成員都是單人活動。
基本介紹
- 中文名：局部匯流排
- 外文名：local bus
- 成員包括：野見山睦未
- 分工：由野見山作曲，永嶋再編曲
樂團,成員,相識,局部匯流排,
樂團
成員
野見山睦未(vocal,chorus,guitar,作詞、作曲)
永嶋圭司(programing,arrange,chorus,guitar)
相識
1998年，在想組樂隊的友人的介紹下兩人相識。都喜歡Spiral Life,AIR等的兩人意氣相投，之後的幾個月便開始樂隊的活動和原創音樂的創作。確定了由野見山作曲，永嶋再編曲的製作理念。2000年，在老家福岡的FM節目中演出，也有本地企業用了他們的樂曲作為廣告曲，第二年遇到了現在的製作人。2002年10月9日以單曲「ansa-」正式出道。
因為兩人都是福岡人，便有了“local”一詞為keyword，代表這向著同一目的地出發的意義，想了很多詞，最後用了能在想下的時候就下的“bus”。
局部匯流排
相信搞硬體的朋友都應該對Local Bus匯流排非常熟悉，在當今的通信電子領域中，幾乎所有的CPU小系統中都有它的身影。Local Bus匯流排又稱為CPU匯流排，根據高低位地址線序的差異，又可分為Motorola CPU匯流排和Intel CPU匯流排。古老的CS51單片機就是Intel CPU匯流排的典型代表，而我們常用的Power PC就是Motorola CPU匯流排架構，它是從60X匯流排衍變過來的(60X匯流排支持64、32、16、8四種可選位寬模式)，由於Local Bus匯流排是直接從60X匯流排上通過橋片分出來的，所以它和60X匯流排是同步同頻的，進行數據數據讀寫時與60X匯流排共享頻寬，不需要核心提供額外的處理。
Device Bus(數據/地址復用匯流排解復用後的Device Bus叫Local Bus)匯流排一般採用數據/地址線復用的形式，通常為32位寬，使用時需要將匯流排的數據和地址分離出來再分別接到目標器件的數據和地址連線埠，如連線到低速設備時還需要通過Buffer起來來進行驅動和隔離。在早期的設計中，通過用信號鎖存器來分離匯流排中的數據和地址(如經典鎖存器SN74LVC16373)，不過現在基本上都是通過邏輯器件CPLD來進行解復用的。利用鎖存器373對Device Bus匯流排數據/地址解復用原理如下圖所示。
L_ALE是地址鎖存信號，低電平有效，當L_ALE出現一個低電平脈衝時，鎖存器的輸入連線埠對LAD[31:0]信號進行採樣、鎖存並從輸出連線埠輸出，直到下一個L_ALE低電平脈衝到來時，其輸出狀態才發生改變，Device Bus匯流排在輸出地址信號時將L_ALE信號驅動為低電平，輸出數據信號時，將L_ALE驅動為高電平，鎖存器正式利用這個特點輕鬆實現Device Bus匯流排上數據和地址的分離。
Local Bus匯流排上的數據讀寫分為同步模式和異步模式。在同步模式下，需要一個外部時鐘信號供接收端和傳送端共用，利用時鐘信號的上升沿對數據進行採樣，SDRAM、SSRAM等高速信號使用同步模式；異步傳輸模式下，不使用時鐘信號對數據進行採樣(晶片內部還是需要有系統參考時鐘來產生時序的)，而是利用片選信號CS、寫使能信號WE和讀使能信號OE對數據進行採樣，使用異步模式的器件有FLASH、BOOTROM等。
♦Device Bus匯流排數據及控制信號列表及功能說明
1).LAD[31:0]：數據/地址復用信號，數據線寬度可設為8、16、32為三種模式；地址線根數可根據實際存儲空間大小來選取，比如，16根地址線可支持的定址空間大小為(針對8位寬存儲器件，16位寬存儲器件需要乘以2，其他類推)：2=65536Byte=64KByte。做為地址線時是單向輸出，三態匯流排，LVTTL電平。做為數據線時是輸入/輸出雙向信號，三態LVTTL。
2).CS_L：Chip Select，器件片選信號，低電平信號，Local Bus匯流排上每個器件都有一個獨立的CS_L信號，某個器件上的CS_L信號為低電平時表示這個器件被選中，Local Bus匯流排主控制器可以對其進行讀寫操作；
3).WE_L：Write Enable，寫使能信號，低電平有效，Local Bus匯流排上的WE_L信號為低電平時，表示在進行寫操作，在異步傳輸模式下，它與CS_L信號配合對寫數據進行採樣；
4).OE_L：Output Enable，讀使能信號，跟WE_L類似，在異步傳輸模式下與CS_L信號配合對讀數據進行採樣；
5).ALE_L：地址鎖存信號，低有效，其功能已經在前面介紹過了，不在贅述；
6).Rdv:應答信號，對讀寫操作進行應答；
}K,U6LE0
7).INT：中斷輸入信號；中國通信人部落格4B R W
x#j e_ ugNW*Qf)J 8).RST_L：復位信號；中國通信人部落格(Pu6w/xl o­u` Fi
9).CLK：參考時鐘信號，只在同步傳輸模式下使用，異步模式下不使用，設計中將其懸空即可。
"Q;B,Z6q
LKQ1Sb­d0
實際套用中，一般只使用LDA/CS_L/WE_L/OE_L/ALE_L這些信號，其他信號作為選用。
2D:lq Y y9I bP e0
上面介紹的是針對Intel CPU匯流排的，Motorola CPU匯流排有一點點差異，後者將OE_L和WE_L合併成一根控制信號，稱為R/~W，當其為高電平時表示“讀”操作，為低電平時表示“寫”操作。另外，後者還有一個DS控制信號，當其為低電平時表示匯流排上傳輸的數據是有效的，否則為無效。
D)w
h#vDc)g0 如果Local Bus匯流排上掛SDRAM等高速存器器件時還需要行列選擇信號RAS和CAS以及數據奇偶校驗信號DP。中國通信人部落格%K:_1wr3yr&x&i9]
9b'C$s,k@}/G*F8_{0
♦CPU匯流排的大端模式和小端模式中國通信人部落格&g
Y HRiq%ZE8h Intel系列的CPU匯流排是小端模式，也叫Little-endian byte ordering，其特點是低有效位元組在低地址位，高有效位元組在高地址位。中國通信人部落格,q+rY&M(J)dW9L,l
Motorola CPU及Power PC架構匯流排是大端模式，也叫Big-endian byte ordering，其特點是低有效位元組在高地址位，高有效位元組在低地址位。
,c(LBnh(iH0
所以在使用大端模式匯流排連線外部器件時需要將地址線進行倒序，即最高位地址線與外部器件的最低地址位相連，最低地址位地址線與外部器件的最高地址位相連，其他依次連線。中國通信人部落格1I2{1C­` w$i
♦Local Bus匯流排的讀寫時序
`G
S/g]0 下圖為FLASH器件MX29LV002CBTI的讀時序，該FLASH器件提供的Local Bus接口，Addresses信號是從Local BUS地址信號(已經解復用了)，Outputs是Local bus的數據信號。在第一個時鐘周期內，Address信號線上傳輸的是目標器件的地址信號，此時CS#、OE#、WE#都處於高電平無效狀態，並且Outputs輸出的數據無效。在第二個時鐘周期內，CE#變為低電平，表示目標器件已經被選中，接著OE#也變為低電平(大多數情況下，CS#和OE#幾乎是同時有效的)，表示開始進行讀操作，主控制器在CE#和OE#都為低電平有效的時候對Outputs上的數據進行採樣(通常做一定的延時後再採樣，以保證採樣數據的正確性)，採樣到的數據即為要讀取的數據。WE#和OE#不會同時變低的，因為Local Bus匯流排是半雙工工作方式，不可能同時進行讀寫兩種操作。(點開看清楚大圖)中國通信人部落格4]_@1u m0L0l*vM
下圖為FLASH器件MX29LV002CBTI的寫時序，在WE#和CS#同時為低有效的情況下，Flash器件從數據匯流排上採樣數據，然後寫到指定的地址空間裡去。對比下這兩個圖，我們會發現，讀操作時，OE#信號差不多在ADD Valid周期的中間部分有效，而寫操作時，WE#信號幾乎在ADD Valid周期的開始部分有效，為什麼有這個差異呢？其實想想也不難，因為讀操作流程是：匯流排控制器給目標器件發讀取數據指令，等目標器件收到指令後再將匯流排控制器要讀取的數據傳回來，這中間有線路的延時及目標器件的延時。而寫操作則不然，可以將寫操作命令和要寫的數據同時傳到目標器件那邊去，幾乎沒什麼延時。中國通信人部落格mF j4w%VAF
CPLD對Device bus匯流排進行了解復用後連線到FPGA、FLASH和NVRAM(CPLD可以對Local Bus匯流排的大小端模式進行切換)，利用CS0_L、CS1_L和CS2_L三根片選信號線來區分Local bus匯流排上的三個器件。FPGA使用了32根數據線中的16根，32根地址線中的26根。
我們再仔細看一下其地址線標號，為A[26:1]，我們也許會疑問，會不會是搞錯了啊，怎么不是從最低位地址AO開始啊？是的，我沒有寫錯，你也沒有看錯，實際上就是從A1開始的。這是因為當數據線寬度為16位雙位元組模式(也叫WORD模式，四個位元組叫DWORD模式，單位元組叫BYTE模式)時，Local bus匯流排的A1變為地址的最低位(A0懸空不用)，用它去連線器件的最低位地址線A0。中國通信人部落格#y0BD#s4G!B­f7{4{ s
這其實也很好理解，因為對於同樣大的存儲空間來說(我們可以將存儲空間想像縱橫交錯的棋盤狀)，當數據線D(棋盤中的橫線)增加一倍的情況下(從8位增加到16位)，要想保持數據線和地址線的乘積不變(存儲空間容量不變)，那么就要將地址線減少一半(對於解碼前的數據線來說，就是減少一根線)。下面的NVRAM用的是8位BYTE模式，所以最低位地址仍然用A0去接。
