Xilinx ISE Design Suite 10.x FPGA開發指南

Xilinx ISE Design Suite 10.x FPGA開發指南

《XilinxISEDesignSuite10.xFPGA開發指南》是2008年人民郵電出版社出版的圖書,作者是田耘徐文波胡彬。

基本介紹

內容簡介,目錄,

內容簡介

本書以Xilinx FPGA邏輯開發流程為主線,以淺入深出、圖文並茂的方式,全面、詳細地介紹了Xilinx公司的終極開發套件ISE Design Suite 10.1中邏輯開發的操作方法,並精選了多個實際開發案例進行深入講解。書中內容結合了作者多年的實際開發經驗,具有很高的實踐指導價值。
本書針對性較強,可滿足實際工程開發的需求。本書可作為電子和通信工程師的實用工具書,還可作為高等院校通信工程電子工程、計算機以及微電子與積體電路等相關專業的高年級本科生以及研究生的教材和學習參考書。

目錄

第1章 FPGA開發基礎知識
1.1 可程式邏輯器件基礎
1.1.1 可程式邏輯器件概述
1.1.2 可程式邏輯器件的發展歷史
1.1.3 可程式邏輯器件開發工具
1.2 FPGA器件的基礎知識
1.2.1 FPGA晶片的基本工作原理
1.2.2 Xilinx FPGA的基本架構
1.2.3 典型的FPGA開發流程
1.2.4 基於FPGA的SoC設計方法
1.2.5 FPGA晶片與設計的性能指標
1.3 本章小結
第2章 Xilinx FPGA資源簡介
2.1 Xilinx最新FPGA
2.1.1 高端平台Virtex 5系列
2.1.2 中低端平台Spartan 3E系列
2.2 Xilinx主流晶片介紹
2.2.1 Xilinx FPGA晶片介紹
2.2.2 Xilinx PROM晶片介紹
2.2.3 Xilinx晶片的選型
2.3 Xilinx FPGA的開發資源
2.3.1 Xilinx FPGA在通信領域中的解決方案
2.3.2 Xilinx FPGA在汽車電子領域中的解決方案
2.3.3 Xilinx FPGA在工業/科學/醫療領域中的解決方案
2.3.4 Xilinx FPGA在宇航和國防領域中的解決方案
2.3.5 Xilinx FPGA在其他領域中的解決方案
2.4 Xilinx FPGA的電子文檔資源
2.4.1 Xilinx官方文檔分類
2.4.2 ISE軟體自帶文檔
2.4.3 Xilinx 電子文檔資源的搜尋技巧
2.4.4 FPGA設計人員的進階路線
2.5 Xilinx FPGA晶片管腳解讀
2.5.1 FPGA晶片的封裝形式
2.5.2 FPGA晶片的管腳介紹
2.5.3 FPGA晶片管腳的分配策略
2.6 本章小結
第3章 新一代開發工具 ISE Design Suite 10.1
3.1 ISE Design Suite 10.1簡介
3.1.1 ISE Design Suite 10.1綜述
3.1.2 ISE Design Suite 10.1的創新特性
3.2 ISE Design Suite 10.1主要組件
3.2.1 ISE Foundation
3.2.2 EDK開發工具
3.2.3 DSP工具
3.2.4 ChipScope Pro
3.2.5 PlanAhead
3.3 本章小結
第4章 ISE Foundation基本組件
4.1 ISE Foundation的介紹與安裝
4.1.1 ISE Foundation簡要介紹
4.1.2 ISE軟體的安裝
4.1.3 ISE軟體的基本操作
4.1.4 ISE軟體的開發操作流程
4.2 基於ISE的工程建立與設計輸入
4.2.1 新建工程
4.2.2 HDL代碼輸入
4.2.3 狀態機的輸入與驗證
4.2.4 原理圖輸入法
4.2.5 代碼模板的使用
4.2.6 Xilinx IP Core的使用
4.3 基於ISE的仿真
4.3.1 基於波形測試法的仿真
4.3.2 基於HDL測試代碼的仿真
4.4 基於ISE的綜合與實現
4.4.1 基於Xilinx XST的綜合
4.4.2 基於ISE的實現
4.4.3 基於目標和用戶策略的設計方法
4.4.4 基於SmartXplorer/Xplorer 的實現技術
4.4.5 基於SmartCompile的設計保存技術
4.5 用戶約束檔案
4.5.1 約束檔案的基本知識
4.5.2 UCF檔案的語法說明
4.5.3 管腳和區域約束語法
4.5.4 時序約束語法
4.6 管腳和區域約束工具Floorplan Editor
4.6.1 Floorplan Editor功能簡介
4.6.2 利用PACE完成管腳分配
4.6.3 使用Floorplan Editor完成管腳分配和區域約束
4.6.4 Floorplan Editor的其他功能
4.7 時序約束工具Constraints Editor
4.7.1 Constraints Editor功能簡介
4.7.2 利用Constraints Editor添加時序約束
4.7.3 利用Constraints Editor添加分組約束
4.7.4 利用Constraints Editor添加專用約束
4.8 基於ISE的器件配置
4.8.1 FPGA配置電路
4.8.2 iMPACT參數設定
4.8.3 配置FPGA器件
4.8.4 配置PROM器件
4.9 本章小結
第5章 ISE Foundation高級組件
5.1 線上邏輯分析儀ChipScope Pro
5.1.1 ChipScope Pro工具簡介
5.1.2 ChipScope Core Generator使用說明
5.1.3 ChipScope Core Inserter使用說明
5.1.4 ChipScope Core Analyzer使用說明
5.1.5 ChipScope Pro Serial I/O Toolkit使用說明
5.1.6 ChipScope Pro套用實例
5.2 平面布局規劃器PlanAhead
5.2.1 PlanAhead 10.1的安裝及新特性
5.2.2 PlanAhead設計流程
5.2.3 利用PinAhead進行I/O引腳規劃
5.2.4 使用ExploreAhead最佳化實現結果
5.3 時序分析器Timing Analyzer
5.3.1 時序分析基礎
5.3.2 Xilinx FPGA中的時鐘資源
5.3.3 ISE時序分析器的軟體操作
5.3.4 Timing Analyzer套用實例
5.4 布局規劃器Floorplanner
5.4.1 Floorplanner簡介
5.4.2 Floorplanner軟體操作
5.4.3 Floorplanner套用實例
5.5 底層編輯器FPGA Editor
5.5.1 FPGA Editor簡介
5.5.2 FPGA Editor軟體操作
5.5.3 FPGA Editor套用實例
5.6 功耗分析工具XPower
5.6.1 功耗分析簡介
5.6.2 XPower估計器
5.6.3 XPower分析器
5.6.4 低功耗設計技術
5.6.5 XPower分析器套用實例
5.7 本章小結
第6章 ISE與第三方軟體
6.1 ModelSim仿真軟體的使用
6.1.1 ModelSim仿真軟體的安裝
6.1.2 在ModelSim中指定Xilinx的仿真庫
6.1.3 ModelSim的基本操作
6.1.4 ModelSim的高級操作
6.2 綜合工具Synplify Pro
6.2.1 Synplify Pro綜合軟體的安裝
6.2.2 Synplify Pro的使用
6.3 ISE與MATLAB的聯合使用
6.3.1 利用MATLAB輔助FPGA的邏輯設計
6.3.2 利用MATLAB完成DSP系統開發
6.3.3 利用MATLAB自動生成濾波器代碼
6.4 本章小結
第7章 FPGA底層單元與邏輯開發實例
7.1 FPGA底層單元開發
7.1.1 Xilinx全局時鐘網路的使用
7.1.2 DCM模組的使用
7.1.3 Xilinx內嵌塊存儲器的使用
7.1.4 硬核乘加器DSP48的使用
7.2 FPGA常用IP Core使用實例
7.2.1 Cordic算法IP Core的使用
7.2.2 FFT算法IP Core的使用
7.2.3 FIR濾波器IP Core的使用
7.3 開發實例—LMS算法的Verilog實現
7.3.1 LMS算法的原理
7.3.2 LMS算法的MATLAB實現
7.3.3 LMS算法的FPGA實現
7.3.4 LMS算法的軟體調試
7.4 本章小結
附錄 Verilog HDL語言基礎
參考文獻

相關詞條

熱門詞條

聯絡我們