TLC1518

基本信息

□400 kSPS的最大吞吐量

□內置參考和8 ×先進先出

□微分/積分非線性誤差：± 0.5 LSB的最大

□信號對噪聲和失真比：59分貝，Fi= 12千赫

□無雜散動態範圍：72分貝，Fi= 12千赫

□SPI / DSP兼容的串列接口與高達20兆赫的SCLK

□單電源5伏直流

□模擬輸入範圍0 V至電源電壓頻寬500千赫

□硬體控制和可程式採樣周期

□低工作電流（4mA、5.5V外部參考，6 mA5.5V，內部參考）

□斷電：軟體/硬體掉電模式（1 mA外部），自動斷電模式（5mA外部）

□可程式自動通道掃描

□引腳兼容，12位可升級（TLC2554，TLC2558）

一、引腳圖：

二、描述：

TLC1518與TLC1514的是一個高性能的家庭，10位，低功耗，1.4毫秒，特區的CMOS 。模擬到數字轉換器（ADC），其中從一個單一的5 V電源工作。這些器件有三個數字輸入和一個三態輸出[片選（CS），串列輸入輸出時鐘（SCLK），串列數據輸入（SDI）的，及串列數據輸出（SDO），提供一個直接的4線接口的最流行的主機的串列連線埠微處理器（SPI接口）。

當與數位訊號處理器，一幀同步接口（FS）的信號用於指示開始了一個串列數據幀。除了高速的A / D轉換器和多功能控制能力，這些器件具有一個片上模擬多路復用器，可以選擇任何或模擬輸入的三個內部自測試電壓1。在採樣和保持功能是自動啟動後的第四SCLK的邊緣（正常採樣），也可以通過一個特殊的控制針，CSTART，採樣周期延長（延長採樣）。正常採樣也可以用編程短（12 SCLKs）或長期（24 SCLKs），以適應更快的SCLK操作流行其中高性能信號處理器。 TLC1518與TLC1514的旨在維持非常低功率消耗。省電功能是進一步加強與軟體/硬體/自動斷電模式和可程式的轉換速度。該轉換器採用作為從源頭上外部的SCLK轉換時鐘。有一個4 V內部可供參考和一個可選的外部參考也可以用以實現最大的靈活性。

三、功能框圖：　　

四、終端功能：　

終端	I/O	描述
名稱	引腳號
TLC1514	TLC1518
A0 A0 A1 A1 A2 A2 A3 A3 A4 A5 A6 A7	6 7 8 9	6 7 8 9 10 11 12 13	I	模擬信號輸入。模擬輸入可用於這些終端的，內部復用。該驅動源阻抗應小於或等於1千瓦。對於大於1千瓦的源阻抗，使用異步轉換開始信號CSTART（CSTART低的時間控制採樣周期）或程式採樣周期長增加採樣時間
CS	16	20	I	晶片選擇。CS輸入高到低過渡重置內部4位計數器，使空間數據基礎設施，並刪除從3國中之最高SDO的安裝時間。 SDI是殘疾人設定的時間內之後到16（時鐘邊緣的4位計數器計數）或CS的低到高的過渡為準第一次發生。 SDO是3表示後，CS的上升沿。CS用作一個專用的串列連線埠時使用FS引腳。
CSTART	10	14	I	此終端控制的模擬輸入採樣通道從一開始選擇多元化。阿高到低的過渡啟動採樣的模擬輸入信號。低到高的過渡提出了的S / H在保持模式，並開始轉換。這個輸入是由SCLK的獨立和作品時CS為高（無效）。該CSTART控制的低採樣時間期限轉換器（擴展採樣）。配合此終端到VCC如果不使用。
EOC/(INT)	4	4	O	轉換或中斷完主機處理器。[編程為平]：這從一個輸出變為在年底高到低邏輯電平採樣期間，仍然很低，直到轉換完成和數據的傳輸做好準備。平機會用在轉換模式00隻。[編程為詮釋]：此引腳也可以被編程為一個中斷輸出信號，主機處理器。 INT的下降沿輸出數據都表明準備。下面的民間組織或財政司司長=清除詮釋。 INT的下降沿使性別歧視回3態即使CS是仍然活躍。
FS	13	17	I	DSP的幀同步輸入。示了一個串列數據幀或從裝置開始。如果財政司司長停留在CS的下降沿低，SDI是不啟用，直到積極的財政司司長提出。一高到低，FS輸入過渡重置內部4位計數器，使在空間數據基礎設施最大設定時間。 SDI是禁用的時間內安裝後的4至16位計數器計數（時鐘邊）或1的CS低到高的轉變首先發生者為準。 SDO是3後16位表示提出。配合此終端到VCC如果不使用。
GND	11	15	I	返回地面的內部電路。除非另有說明，所有電壓測量與關於接地。
PWDN	12	16	I	類比和參考電路斷電時，該管腳為邏輯零。該設備可通過積極的CS或CSTART重新啟動後該腳被拉回到邏輯之一。
SCLK	3	3	I	串列時鐘輸入。該終端接收從主機處理器的串列SCLK的。 SCLK是使用時鐘的輸入SDI的輸入暫存器。它也可以用來作為轉換時鐘源。
SDI	2	2	I	串列數據輸入。輸入數據時是最高位（D15中）第一次。前4位的最高位，Ð（15-12）為16個命令（僅適用於TLC1514 12 1解碼）。所有尾隨空格充滿了零。該配置寫命令需要一個額外的12位的數據。當FS不使用時（FS= 1），第一次的MSB（D15中），預計在CS的下降沿是轉向對SCLK的上升沿後的民間組織（中）。當FS是使用第一的MSB（D15中）後的預期FS的下降轉為優勢，是對的SCLK的下降沿研究。

SDO	1	1	O	為使A / D轉換結果的三態串列輸出。 SDO是保持高阻抗狀態當CS為高，在CS的下降沿後，直至最高位（D15中）提出。輸出格式的MSB（D15中）第一次。當不使用財政司司長（財政司司長在CS的下降沿= 1），最高位（D15中）提出的性別歧視在CS引腳的下降沿後，和連續數據在SCLK的上升沿可用。當FS是用率（FS在CS的下降沿= 0），最高位（之D15）後，提出了到SDO下降的CS和FS = 0邊緣檢測。連續數據可在SCLK的下降沿的。（這是通常用於從一個DSP的FS。）對於轉換和FIFO的讀周期，第一個10位是從以前的轉換結果（數據）6不關心遵循。從SDO的前四位到CFR讀循環周期應該被忽略。該暫存器的內容是在過去的12位。
REFM	14	18	I	外部基準輸入或內部參考脫鉤。
REFP	15	19	I	外部基準輸入或內部參考脫鉤。（10 mF及其並聯電容器和0.1uF的REFP和REFM之間。）最大輸入電壓範圍取決於差異之間的電壓套用於此終端和終端的REFM當外部參考被使用。
VCC	5	5	I	正電源電壓

TLC1518

基本介紹

基本信息

外觀特點

規格參數

相關詞條

熱門詞條