PowerVia是英特爾為解決晶片微縮過程中的互連瓶頸問題而推出的背面供電技術。該技術通過將電源線轉移至晶圓背面，最佳化信號路由並降低電阻，從而提高能效和性能。2023年測試結果顯示，其單元利用率超過90%，支持電晶體微縮和晶片設計最佳化。外部客戶產品預計在2025年上半年完成流片，進一步驗證技術商業化潛力。2024年上半年，PowerVia在Intel 20A製程節點中推出，並計畫於2025年隨Intel 18A節點實現量產，套用於客戶端及伺服器處理器。在英特爾14A（1.4納米級）製程中，PowerVia對電路精度提出了苛刻要求，需要刻蝕環節實現納米級的控制精度。英特爾發布了首款基於Intel 18A工藝打造的消費級產品酷睿Ultra 3系列Panther Lake處理器，該處理器引入了GAA電晶體和PowerVia背面供電網路，並於2026年1月在CES上正式發布，相關筆記本電腦產品於2026年1月27日起在全球上市。
PowerVia採用晶圓背面構建電源金屬層的方式，實現信號與電源傳輸網路分離，縮短功率傳輸路徑以減少IR Droop效應。研發代號為“Blue Sky Creek”的測試晶片驗證了該技術，測試結果顯示平台電壓降低30%、頻率增益6%，散熱特性符合邏輯微縮預期。該技術需結合EDA工具升級和多物理場仿真分析，解決熱管理、禁止層最佳化及納米級矽通孔(TSV)布線等技術挑戰。英特爾技術開發副總裁Ben Sell表示，PowerVia對“四年五個製程節點”計畫和2030年實現在單個封裝中集成一萬億個電晶體的目標而言是重要里程碑。
基本介紹
- 技術類型：背面供電解決方案
- 推出時間：2024年上半年（Intel 20A節點）
- 套用節點：Intel 20A、Intel 18A
- 測試結果：單元利用率超90%
- 合作客戶：首家外部客戶預計將於2025年上半年完成基於Intel 18A的流片
- 量產時間：2025年（Intel 18A）
套用進展,技術背景與特點,技術挑戰與行業影響,
套用進展
- Intel 20A節點：2024年上半年推出，首次集成PowerVia技術；
- Intel 18A節點：2024年8月，基於該節點的Panther Lake（AI PC處理器）和Clearwater Forest（伺服器處理器）樣片成功啟動作業系統，已於2026年初實現消費級產品上市。2026年1月，英特爾發布了基於Intel 18A工藝的酷睿Ultra 3系列Panther Lake處理器，該處理器集成PowerVia技術，相關筆記本電腦產品於2026年1月27日起在全球上市。Intel 18A採用了PowerVia背面供電技術；
- Intel 14A節點：計畫2027年量產，搭載第二代PowerVia背面供電方案；
技術背景與特點
PowerVia通過將電源線從晶圓正面轉移至背面，解決了傳統互連架構的電阻和信號干擾問題，為電晶體微縮和布線密度提升提供空間。PowerVia將供電網路移至晶片背面，使正面專注於信號傳輸，從而解決先進制程的電力輸送效率問題。
- 能效最佳化：降低電阻，提升能效比
- 設計靈活性：支持單元利用率超90%，釋放正面層信號路由資源；
- 工藝兼容性：與RibbonFET全環繞柵極電晶體架構協同，推動製程節點演進
- 技術協同價值：與RibbonFET電晶體架構協同，在先進制程節點中最佳化性能與功耗平衡。
在英特爾14A（1.4納米級）製程中，PowerVia對電路精度提出了苛刻要求，需要刻蝕環節實現納米級的控制精度。
技術挑戰與行業影響
- 熱管理：晶片翻轉安裝導致散熱路徑變化，需重新設計熱界面材料；
- 設計革新：需更新標準單元庫並增強EDA工具提取引擎以適應背面層壓降分析；
- 禁止爭議：背面供電技術存在禁止爭議，需重新思考設計實踐，包括熱管理、禁止層最佳化及標準單元庫更新；
- 刻蝕精度控制：背面供電技術對電路精度的苛刻要求，需要刻蝕環節實現納米級的控制精度；
- 供應鏈協同：英特爾代工業務與EDA/IP合作夥伴協作，為客戶提供基於Intel 14A的設計支持；
- 設備供應商多元化：英特爾在14A製程中測試中國盛美半導體的濕法刻蝕設備，以打破套用材料、東京電子等巨頭的壟斷，降低成本和風險；
- 地緣政治因素：美國《CHIP EQUIP Act》等政策對使用中國設備的限制和評估，影響供應鏈決策；
- 產業格局影響：盛美設備進入測試可能改變台積電主導的先進制程格局。
