《Nios 2系統開發設計與套用實例》介紹了使用Altera公司SOPC Builder、Nios II IDE等軟體建立以Nios II處理器為核心的嵌入式系統的方法以及Nios II的高級使用技巧。內容包括FPGA/CPLD開發基礎，Altera FPGA/CPLD的結構，Quartus II的基本套用，Quartus II輔助設計工具的套用，ModelSim SE的基本套用，Nios II處理器，Avalon匯流排規範，Nios II系統開發設計基礎，Nios II系統設計基礎開發實例，Nios II系統設計綜合提高實例，基於嵌入式作業系統的Nios II系統設計與套用等。
基本介紹
- 書名：Nios 2系統開發設計與套用實例
- 頁數：316頁
- 出版社：北京航空航天大學出版社
- 出版時間：2007年8月1日
圖書信息,目錄,
圖書信息
平裝:
正文語種: 簡體中文
ISBN: 9787810779913
條形碼: 9787810779913
尺寸: 25.8 x 17.8 x 1.4 cm
重量: 499 g
目錄
第一部 分晶片器件與開發工具
第1章 FPGA/CPLD開發基礎
1.1 FPGA/CPLD概述
1.1.1 FPGA/CPLD與EDA、ASIC技術
1.1.2 FPGA/CPLD與SOPC/SOC
1.2 FPGA/CPLD硬體體系結構
1.2.1 FPGA體系結構
1.2.2 CPLD體系結構
1.2.3 FPGA和CPLD的比較
1.3 FPGA/CPLD的開發流程
1.4 FPGA/CPLD的常用開發工具
第2章 Altera FPGA/CPLD的結構
2.1 Altera高密度FPGA
2.2 Altera低成本FPGA
2.2.1 主流低成本FPGA——Cyclone
2.2.2 新一代低成本FPGA——CycloneII
第3章 Quartus II的基本套用
3.1 Quartus II軟體的用戶界面
3.2 設計輸入
3.3 綜合
3.4 布局布線
3.5 仿真
3.6 編程與配置
第4章 Quartus II輔助設計工具的套用
4.1 定製元件工具MegaWizard Plug?In Manager的使用
4.1.1 IP核簡介
4.1.2 基本宏單元的定製
4.2 RTL閱讀器
4.2.1 JRTL閱讀器簡介
4.2.2 RTL閱讀器用戶界面
4.2.3 原理圖的分頁和模組層次的切換
4.2.4 使用RTL閱讀器分析設計中的問題
4.3 SignalTapII邏輯分析器
4.4 時序收斂平面布局規劃器（Timing Closure Floorplan）
4.4.1 使用Timing Closure Floorplan分析設計
4.4.2 使用Timing Closure Floorplan最佳化設計
4.5 Chip Editor底層編輯器
4.5.1 Chip Editor功能簡介
4.5.2 使用Chip Editor的設計流程
4.5.3 Chip Editor視圖
4.5.4 資源特性編輯器
4.5.5 Chip Editor一般套用
4.6 時鐘管理
4.6.1 時序問題
4.6.2 鎖相環套用
4.7 片外高速存儲器
4.8 時序約束與時序分析
4.9 設計最佳化
第5章 odelSim SE的基本套用
第二部分 Nios II理論基礎
第6章 Nios II 處理器
第7章 Avalon匯流排規範
第8章 Nios II系統開發設計基礎
第9章 Nios II系統設計基礎開發實例初級篇
第10章 Nios II系統設計綜合提高實例中級篇
第11章 基於嵌入式作業系統的Nios II系統設計與套用高級篇
參考文獻
