EDA技術與CPLD/FPGA開發套用簡明教程（第二版）

《EDA技術與CPLD/FPGA開發套用簡明教程（第二版）》是2013年9月26日清華大學出版社出版的圖書，作者是劉愛榮、王振成、陳楊。

基本介紹

• 書名：EDA技術與CPLD/FPGA開發套用簡明教程（第二版）
• 作者：劉愛榮、王振成、陳楊 
• ISBN：9787302330233
• 定價：45元
• 出版社：清華大學出版社
• 出版時間：2013-9-26
• 裝幀：平裝
• 開本：16開

內容簡介

在信息技術高速發展的現代社會，電子系統的設計方法和設計手段已有了革命性的變化。可程式邏輯器件和EDA技術已廣泛套用於通信、工業自動化、智慧型家電、智慧型交通、智慧型儀表、大螢幕、圖像處理以及計算機等領域。因此，EDA技術是電子工程師必須掌握的技術。
全書共分12章。本書根據課堂教學和實踐的需要，詳細介紹了EDA技術的基本知識、大規模可程式邏輯器件CPLD/FPGA的結構原理、EDA開發工具的使用方法、VHDL語言的語法結構和編程技巧、宏功能模組的套用、狀態機和SOPC設計及套用。為提高讀者的工程設計能力，第9~11章分別介紹了CPLD/FPGA器件在數字系統、通信工程和計算機等領域的具體套用，並且運用大量綜合性實例對各種關鍵技術進行了深入淺出的分析。此外，基礎章節配有思考題，套用章節配有設計題，附錄4配有實訓內容、設計思路和實訓步驟，為讀者實訓提供方便。

編輯推薦

《EDA技術與CPLD/FPGA開發套用簡明教程（第2版）/高等學校計算機套用規劃教材》取材廣泛，內容由淺入深、循序漸進並且重點突出，可作為高等院校電子信息工程、通信工程、計算機科學與技術、自動化和儀器儀表等信息類及相近專業的本科生或研究生教材使用，也可以作為從事工程設計工作的專業技術人員的參考書。
《EDA技術與CPLD/FPGA開發套用簡明教程（第2版）/高等學校計算機套用規劃教材》內容豐富、結構合理、思路清晰、語言流暢、示例翔實、方法步驟完整、實踐性強。每一章的引言部分概述了本章的作用和意義。在每一章的正文中，結合所講述的關鍵技術和難點，穿插了大量有實用價值的示例。每一章末尾都安排了有針對性的思考題和習題，思考題有助於讀者鞏固所學的基本概念，習題有助於培養讀者的實際動手能力、增強對基本概念的理解和實際套用能力。

圖書目錄

第1章 EDA概述與可程式邏輯器件 1

1.1 EDA技術 1

1.2 EDA技術發展歷程 1

1.2.1 20世紀70年代的計算機輔助

設計CAD階段 2

1.2.2 20世紀80年代的計算機輔助

工程設計CAE階段 2

1.2.3 20世紀90年代電子系統設計

自動化EDA階段 2

1.3 面向CPLD/FPGA的EDA技術

主要內容 3

1.3.1 大規模可程式邏輯器件 3

1.3.2 硬體描述語言(HDL) 4

1.3.3 軟體開發工具 5

1.3.4 實驗開發系統 5

1.3.5 關於EDA技術的學習重點及

學習方法 6

1.4 EDA技術套用對象 6

1.4.1 可程式邏輯器件 7

1.4.2 半定製或全定製ASIC 7

1.4.3 混合ASIC 7

1.5 面向CPLD/FPGA的EDA開發

流程 7

1.5.1 設計輸入 8

1.5.2 邏輯綜合和最佳化 9

1.5.3 適配(目標器件的布局布線) 9

1.5.4 仿真 10

1.5.5 目標器件的編程/下載 10

1.6 可程式邏輯器件 10

1.6.1 PLD的分類 11

1.6.2 PROM可程式原理 12

1.6.3 GAL 14

1.7 CPLD的結構與可程式原理 15

1.7.1 CPLD的基本結構 15

1.7.2 邏輯陣列宏單元 16

1.7.3 I/O控制模組 18

1.7.4 可程式連線陣列 20

1.8 FPGA的結構與可程式原理 21

1.8.1 FPGA的結構描述 21

1.8.2 查找表邏輯結構 22

1.8.3 Cyclone III系列器件與工作

原理 22

1.9 硬體測試技術 25

1.9.1 內部邏輯測試 25

1.9.2 JTAG邊界掃描測試 26

1.10 FPGA/CPLD產品概述 26

1.10.1 Lattice公司的PLD器件 26

1.10.2 Xilinx公司的PLD器件 27

1.10.3 Altera公司的PLD器件 28

1.11 編程與配置 30

1.12 數字系統的設計方法簡介 31

1.12.1 數字系統的設計準則 32

1.12.2 數字系統設計的藝術 33

1.13 Quartus II 33

1.14 IP核 35

1.15 EDA的發展趨勢 35

1.16 本章小結 36

1.17 習題 37

第2章 原理圖輸入法邏輯電路設計

流程 38

2.1 原理圖輸入設計方法的特點 38

2.2 數字頻率計設計任務導入 39

2.3 原理圖輸入方式基本設計

流程 39

2.3.1 建立工作庫資料夾和存檔

原理圖空檔案 40

2.3.2 創建工程 41

2.3.3 功能簡要分析 44

2.3.4 編譯前設定 45

2.3.5 全程編譯 46

2.3.6 時序仿真測試電路功能 48

2.4 引腳設定和編程下載 51

2.4.1 引腳鎖定 51

2.4.2 配置檔案下載 53

2.4.3 AS模式直接編程配置

器件 54

2.4.4 JTAG間接模式編程配置

器件 54

2.4.5 USB-Blaster編程配置器

安裝方法 56

2.5 層次化設計 56

2.6 6位十進制頻率計設計 59

2.6.1 時序控制器設計 60

2.6.2 頂層電路設計與測試 61

2.7 本章小結 61

2.8 習題 61

第3章 VHDL結構和要素 63

3.1 VHDL程式基本結構 63

3.1.1 實體(ENTITY) 64

3.1.2 結構體(ARCHITECTURE) 67

3.2 子程式(SUBPROGRAM) 69

3.2.1 函式(FUNCTION) 70

3.2.2 過程(PROCEDURE) 72

3.2.3 重載函式 74

3.2.4 轉換函式 77

3.2.5 決斷函式 78

3.3 VHDL庫 78

3.3.1 庫的種類 78

3.3.2 庫的用法 79

3.4 VHDL程式包 80

3.4.1 程式包定義 80

3.4.2 預定義程式包 82

3.5 配置(CONFIGURATION) 84

3.6 VHDL文字規則 85

3.6.1 關鍵字 85

3.6.2 標識符 85

3.6.3 數字 86

3.6.4 字元和字元串 87

3.6.5 下標名及下標段名 87

3.6.6 注釋 88

3.7 數據對象 88

3.7.1 變數(VARIABLE) 89

3.7.2 信號(SIGNAL) 89

3.7.3 常量(CONSTANT) 90

3.8 數據類型 91

3.8.1 VHDL預定義數據類型 91

3.8.2 用戶自定義數據類型 96

3.8.3 數據類型轉換 100

3.9 運算操作符 102

3.10 本章小結 105

3.11 習題 105

第4章 Quartus II套用深入 106

4.1 用VHDL設計十進制計數器

的步驟 106

4.1.1 建立工作庫資料夾和編輯

設計檔案 106

4.1.2 創建工程 108

4.1.3 編譯前設定 110

4.1.4 全程編譯 111

4.1.5 時序仿真 112

4.2 引腳鎖定與硬體測試 115

4.2.1 引腳鎖定 115

4.2.2 配置檔案下載 117

4.2.3 AS模式編程配置器件 118

4.3 嵌入式邏輯分析儀使用方法 119

4.4 本章小結 123

4.5 習題 123

第5章 VHDL語言描述語句 125

5.1 VHDL語句概述 125

5.2 VHDL並行語句 126

5.2.1 並行信號賦值語句 127

5.2.2 進程語句(PROCESS) 132

5.2.3 塊語句(BLOCK) 136

5.2.4 子程式的並行調用語句 137

5.2.5 元件例化語句

(COMPONENT) 138

5.2.6 生成語句(GENERATE) 141

5.3 VHDL順序語句 143

5.3.1 順序賦值語句 144

5.3.2 IF語句 146

5.3.3 CASE語句 149

5.3.4 LOOP語句 153

5.3.5 NULL語句 158

5.3.6 WAIT語句 159

5.4 VHDL程式設計難點解析 160

5.4.1 面向硬體的設計思維 161

5.4.2 組合電路和時序電路 163

5.4.3 可程式邏輯設計的基本

原則 164

5.4.4 設計思想和技巧 165

5.5 本章小結 166

5.6 習題 167

第6章基本邏輯電路設計 168

6.1組合邏輯電路設計 168

6.1.1基本門電路 168

6.1.2三態門及匯流排緩衝器 172

6.1.3單向匯流排驅動器 173

6.1.4雙向匯流排緩衝器 174

6.2時序邏輯電路設計 174

6.2.1時序電路特殊信號描述 175

6.2.2常用時序電路設計 176

6.2.3暫存器和移位暫存器 179

6.2.4計數器 181

6.2.5序列信號發生器、

檢測器 186

6.3存儲器設計 189

6.3.1隻讀存儲器(ROM) 189

6.3.2靜態數據存儲器(SRAM) 190

6.3.3先進先出堆疊(FIFO) 192

6.4本章小結 194

6.5習題 194

第7章CPLD/FPGA套用系統設計

實例 196

7.1鍵盤接口的FPGA設計 196

7.1.1設計要求 196

7.1.2設計分析 196

7.1.3設計實現 201

7.2LED數碼管顯示控制 202

7.2.1LED數碼管工作原理 203

7.2.2靜態LED數碼管驅動原理

及其FPGA電路設計 203

7.2.3動態LED數碼管驅動原理

及其FPGA電路設計 205

7.3序列檢測器的設計 208

7.3.1序列檢測器設計思路 208

7.3.2VHDL源程式 209

7.3.3仿真結果 210

7.4數字頻率計的設計 210

7.4.1數字頻率計設計思路 210

7.4.2數字頻率計的VHDL

源程式 212

7.5數字秒表的設計 215

7.5.1數字秒表設計思路 215

7.5.2數字秒表的VHDL

源程式 216

7.6交通信號控制器的設計 219

7.6.1交通信號控制器設計

思路 219

7.6.2VHDL源程式 220

7.6.3系統的有關仿真 226

7.6.4系統的硬體驗證 227

7.6.5設計技巧分析 227

7.7智慧型函式發生器的設計 227

7.7.1智慧型函式發生器的設計

思路 228

7.7.2模組及模組功能 228

7.8SPWM發生器設計 234

7.8.1SPWM信號產生的基本

原理 234

7.8.2設計方案 235

7.8.3設計的頂層原理圖

和程式 236

7.8.4主要模組的VHDL

程式 236

7.9本章小結 240

7.10習題 240

第8章有限狀態機的設計 243

8.1狀態機的一般形式 243

8.1.1狀態機的特點 244

8.1.2狀態機的基本結構

和功能 244

8.1.3一般狀態機的VHDL

描述 245

8.2摩爾狀態機的設計 248

8.2.1多進程結構狀態機 249

8.2.2單進程Moore型有限

狀態機 253

8.2.3序列檢測器之狀態機

設計 255

8.3Mealy型有限狀態機的設計 257

8.4狀態機圖形編輯設計方法 260

8.5狀態編碼 262

8.5.1直接輸出型編碼 263

8.5.2順序編碼 265

8.5.3一位熱碼狀態編碼 266

8.6非法狀態處理 266

8.6.1程式直接導引法 267

8.6.2狀態編碼監測法 268

8.7三層電梯控制器的設計 268

8.7.1三層電梯控制器的功能 269

8.7.2三層電梯控制器的設計

思路 269

8.7.3三層電梯控制器的綜合

設計 269

8.7.4三層電梯控制器的波形

仿真 274

8.7.5N層電梯控制器的設計

技巧分析 274

8.8本章小結 275

8.9習題 275

第9章宏功能模組與IP套用 277

9.1宏功能模組概述 277

9.1.1智慧財產權核的套用 277

9.1.2使用MegaWizardPlug-In

Manager 278

9.1.3在QuartusII中對宏功能模組

進行例化 279

9.1.4宏功能模組LPM計數器

的使用方法 279

9.2存儲器模組的定製與套用 284

9.2.1存儲器初始化檔案生成 284

9.2.2定製LPM_ROM元件 287

9.3在系統存儲器單元讀寫

編輯器 290

9.4RAM定製 292

9.4.1RAM定製和調用 292

9.4.2對LPM_RAM仿真測試 294

9.4.3VHDL的存儲器描述及相關

屬性 295

9.4.4存儲器配置檔案屬性定義

和結構設定 296

9.5FIFO定製 298

9.68051單片機IP核套用 299

9.7本章小結 301

9.8習題 301

第10章FPGA在DSP領域中

的套用 303

10.1快速加法器的設計 303

10.1.14位二進制並行加法器 303

10.1.28位二進制加法器

的源程式 304

10.2快速乘法器的設計 305

10.2.1設計思路 305

10.2.2快速乘法器VHDL

源程式 306

10.3數字濾波器的設計 311

10.3.1數字濾波器概述 311

10.3.2數字濾波器的原理

分析 312

10.3.3數字濾波器系統實現 313

10.3.4數字濾波器系統原理

框圖 313

10.3.5數字濾波器頂層IIR

模組 314

10.3.6數字濾波器的VHDL

語言程式 314

10.3.7數字濾波器系統性能

測試 316

10.4本章小結 316

10.5習題 317

第11章FPGA在通信工程中

的套用 319

11.1二進制振幅鍵控(ASK)調製器

與解調器設計 319

11.1.1ASK信號調製原理 319

11.1.2ASK信號解調原理 320

11.1.3ASK調製VHDL程式 321

11.1.4ASK解調VHDL程式 323

11.2二進制頻移鍵控(FSK)調製器

與解調器設計 324

11.2.1FSK信號調製原理 324

11.2.2FSK信號解調原理 325

11.2.3FSK調製VHDL程式及

仿真 326

11.2.4FSK解調VHDL程式及

仿真 327

11.3二進制相位鍵控(PSK)調製器

與解調器設計 329

11.3.1基本概念 329

11.3.2CPSK信號調製 331

11.3.3DPSK信號調製 332

11.3.4DPSK信號解調 333

11.3.5DPSK調製方框圖及電路

符號 334

11.4UART接口設計 336

11.4.1UART概述 336

11.4.2UART系統FPGA接口

電路 337

11.4.3UART系統FPGA程式

設計 337

11.5本章小結 337

11.6習題 338

第12章SOPC系統開發技術 340

12.1NiosII32位RSIC嵌入式

處理器 340

12.1.1NiosII結構 340

12.1.2NiosII處理器的特點 343

12.1.3NiosII處理器的優勢 343

12.2基於NiosⅡ的SOPC開發

流程 345

12.2.1NiosII系統設計流程 345

12.2.2Avalon匯流排外設 347

12.2.3Avalon匯流排信號 351

12.2.4自定製指令 353

12.2.5HAL系統庫 354

12.3SOPC系統設計示例 355

12.3.1基於NiosIILED控制

的硬體系統設計 356

12.3.2基於NiosIIIDE環境

LED控制的軟體設計 367

12.4本章小結 370

12.5習題 371

附錄1VHDL程式設計的語法結構 373

附錄2VHDL語言關鍵字和保留字 377

附錄3VHDL預定義程式包及縮略詞

匯表 379

附錄4實驗及實訓項目 382

參考文獻 422