基本介紹
- 中文名：DDR3 SDRAM
- 簡稱：DDR3
優勢,新型設計,不同之處,發展,開發廠家,
優勢
功耗和發熱量較小
吸取了DDR2的教訓，在控制成本的基礎上減小了能耗和發熱量，使得DDR3更易於被用戶和廠家接受。
工作頻率更高
由於能耗降低，DDR3可實現更高的工作頻率，在一定程度彌補了延遲時間較長的缺點，同時還可作為顯示卡的賣點之一，這在搭配DDR3顯存的顯示卡上已有所表現。
降低顯示卡整體成本
DDR2顯存顆粒規格多為4M X 32bit，搭配中高端顯示卡常用的128MB顯存便需8顆。而DDR3顯存規格多為8M X 32bit，單顆顆粒容量較大，4顆即可構成128MB顯存。如此一來，顯示卡PCB面積可減小，成本得以有效控制，此外，顆粒數減少後，顯存功耗也能進一步降低。
通用性好
相對於DDR變更到DDR2，DDR3對DDR2的兼容性更好。由於針腳、封裝等關鍵特性不變，搭配DDR2的顯示核心和公版設計的顯示卡稍加修改便能採用DDR3顯存，這對廠商降低成本大有好處。
目前，DDR3顯存在新出的大多數中高端顯示卡上得到了廣泛的套用。
新型設計
1．8bit預取設計，而DDR2為4bit預取，這樣DRAM核心的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。
2．採用點對點的拓樸架構，以減輕地址/命令與控制匯流排的負擔。
3．採用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
不同之處
突髮長度（Burst Length，BL）
由於DDR3的預取為8bit，所以突發傳輸周期（Burst Length，BL）也固定為8，而對於DDR2和早期的DDR架構系統，BL=4也是常用的，DDR3為此增加了一個4bit Burst Chop（突發突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸，屆時可通過A12地址線來控制這一突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3記憶體中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
定址時序（Timing）
就像DDR2從DDR轉變而來後延遲周期數增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL範圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數——寫入延遲（CWD），這一參數將根據具體的工作頻率而定。
DDR3新增的重置（Reset）功能
重置是DDR3新增的一項重要功能，並為此專門準備了一個引腳。DRAM業界很早以前就要求增加這一功能，如今終於在DDR3上實現了。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3記憶體將停止所有操作，並切換至最少量活動狀態，以節約電力。
在Reset期間，DDR3記憶體將關閉內在的大部分功能，所有數據接收與傳送器都將關閉，所有內部的程式裝置將復位，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬數據匯流排上的任何動靜。這樣一來，將使DDR3達到最節省電力的目的。
DDR3新增ZQ校準功能
ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎（On-Die Calibration Engine，ODCE）來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這一指令後，將用相應的時鐘周期（在加電與初始化之後用512個時鐘周期，在退出自刷新操作後用256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。
參考電壓分成兩個
在DDR3系統中，對於記憶體系統工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數據匯流排服務的VREFDQ，這將有效地提高系統數據匯流排的信噪等級。
點對點連線（Point-to-Point，P2P）
這是為了提高系統性能而進行的重要改動，也是DDR3與DDR2的一個關鍵區別。在DDR3系統中，一個記憶體控制器只與一個記憶體通道打交道，而且這個記憶體通道只能有一個插槽，因此，記憶體控制器與DDR3記憶體模組之間是點對點（P2P）的關係（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關係（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數據匯流排的負載。而在記憶體模組方面，與DDR2的類別相類似，也有標準DIMM（台式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（伺服器）之分，其中第二代FB-DIMM將採用規格更高的AMB2（高級記憶體緩衝器）。
面向64位構架的DDR3顯然在頻率和速度上擁有更多的優勢，此外，由於DDR3所採用的根據溫度自動自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動設備的歡迎，就像最先迎接DDR2記憶體的不是台式機而是伺服器一樣。在CPU外頻提升最迅速的PC台式機領域，DDR3未來也是一片光明。目前Intel所推出的新晶片-熊湖(Bear Lake)，其將支持DDR3規格，而AMD也預計同時在K9平台上支持DDR2及DDR3兩種規格。
發展
在2002年6月28日，JEDEC就宣布開始開發DDR3記憶體標準，但從目前的情況來看，DDR2才剛開始普及，DDR3標準更是連影也沒見到。不過目前已經有眾多廠商拿出了自己的DDR3解決方案，紛紛宣布成功開發出了DDR3記憶體晶片，從中我們仿佛能感覺到DDR3臨近的腳步。而從已經有晶片可以生產出來這一點來看，DDR3的標準設計工作也已經接近尾聲。
半導體市場調查機構iSuppli預測DDR3記憶體將會在2008年替代DDR2成為市場上的主流產品，iSuppli認為在那個時候DDR3的市場份額將達到55%。不過，就具體的設計來看，DDR3與DDR2的基礎架構並沒有本質的不同。從某種角度講，DDR3是為了解決DDR2發展所面臨的限制而催生的產物。
由於DDR2記憶體的各種不足，制約了其進一步的廣泛套用，DDR3記憶體的出現，正是為了解決DDR2記憶體出現的問題，具體有：
更高的外部數據傳輸率
更先進的地址/命令與控制匯流排的拓樸架構
在保證性能的同時將能耗進一步降低
為了滿足這些要求，DDR3記憶體在DDR2記憶體的基礎上所做的主要改進包括：
8bit預取設計，DDR2為4bit預取，這樣DRAM核心的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。
採用點對點的拓樸架構，減輕地址/命令與控制匯流排的負擔。
採用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
DDR3記憶體的技術改進
邏輯Bank數量
DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量晶片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。
封裝（Packages）
DDR3由於新增了一些功能，所以在引腳方面會有所增加，8bit晶片採用78球FBGA封裝，16bit晶片採用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。並且DDR3必須是綠色封裝，不能含有任何有害物質。
開發廠家
金士頓、威剛、宇瞻、海盜船、芝奇、金邦、OCZ、創見、金泰克、Ramax、三星、藍魔、華東承啟、KINGMAX、南亞易勝、博帝、億能、勁芯、黑金剛、現代（筆記本)。
