《CMOS積體電路設計手冊》討論了CMOS電路設計的工藝、設計流程、EDA工具手段以及數字、模擬積體電路設計，並給出了一些相關設計實例，內容介紹由淺入深。該著作涵蓋了從模型到器件，從電路到系統的全面內容，是一本權威的、綜合的CMOS電路設計的工具書及參考書。 《CMOS積體電路設計手冊》是英文原版書作者近30年教學、科研經驗的結晶，是CMOS積體電路設計領域的一本力作。《CMOS積體電路設計手冊》已經過兩次修訂，目前為第3版，內容較第2版有了改進，補充了CMOS電路設計領域的一些新知識，使得本書較前一版內容更加詳實。 為了方便讀者有選擇性地學習，將《CMOS積體電路設計手冊》分成3冊出版，分別為基礎篇、數字電路篇和模擬電路篇，本書為模擬電路篇，介紹了電流源、電壓源、放大器、數據轉換器等電路的設計與實現。 《CMOS積體電路設計手冊(第3版·模擬電路篇)》可以作為CMOS模擬電路知識的重要參考書，對工程師、科研人員以及高校師生都有著較為重要的參考意義。
基本介紹
- 外文名：CMOS Circuit Design,Layout,and Simulation,3rd Edition
- 書名：CMOS積體電路設計手冊
- 作者：貝克 (R. Jacob Baker)
- 類型：科技
- 出版日期：2014年4月1日
- 語種：簡體中文
- ISBN：7115337713
- 譯者：張雅麗
- 出版社：人民郵電出版社
- 頁數：546頁
- 開本：16
內容介紹,作者介紹,圖書目錄,
內容介紹
《CMOS積體電路設計手冊(第3版·模擬電路篇)》是IEEE微電子系統經典圖書、電子與計算機工程領域獲獎作。《CMOS積體電路設計手冊(第3版·模擬電路篇)》是CMOS積體電路設計領域的權威書籍，特色鮮明：
深入討論了模擬和數字電晶體級的設計技術；
結合使用了CMOSedu.com（提供了許多計算機輔助設計工具的套用案例）的線上資源
詳細討論了鎖相環和延遲鎖相環、混合信號電路、數據轉換器以及電路噪聲
給出實際工藝參數、設計規則和版圖實例
給出上百個設計實例、相關討論以及章後習題
揭示了電晶體級設計中所需要考慮的各方面要求
深入討論了模擬和數字電晶體級的設計技術；
結合使用了CMOSedu.com（提供了許多計算機輔助設計工具的套用案例）的線上資源
詳細討論了鎖相環和延遲鎖相環、混合信號電路、數據轉換器以及電路噪聲
給出實際工藝參數、設計規則和版圖實例
給出上百個設計實例、相關討論以及章後習題
揭示了電晶體級設計中所需要考慮的各方面要求
作者介紹
R.Jacob(Jake)Baker是一位工程師、教育家以及發明家。他有超過20年的工程經驗並在積體電路設計領域擁有超過200項的專利。Jake也是多本電路設計圖書的作者。
圖書目錄
第1章 電流鏡
1.1 基本電流鏡
1.1.1 長溝道設計
1.1.2 電流鏡中的電流匹配
1.1.3 電流鏡的偏置
1.1.4 短溝道設計
1.1.5 溫度特性
1.1.6 亞閾值區的偏置
1.2 共源共柵電流鏡
1.2.1 簡單共源共柵
1.2.2 低壓（寬擺幅）共源共柵
1.2.3 寬擺幅短溝道設計
1.2.4 調節漏極電流鏡
1.3 偏置電路
1.3.1 長溝道偏置電路
1.3.2 短溝道偏置電路
1.3.3 小結
第2章 放大器
2.1 柵—漏短接有源負載
2.1.1 共源放大器
2.1.2 源跟隨器（共漏放大器）
2.1.3 共柵放大器
2.2 電流源負載放大器
2.2.1 共源放大器
2.2.2 共源共柵放大器
2.2.3 共柵放大器
2.2.4 源跟隨器（共漏放大器）
2.3 推挽放大器
2.3.1 直流工作與偏置
2.3.2 小信號分析
2.3.3 失真
第3章 差分放大器
3.1 源端耦合對
3.1.1 直流工作
3.1.2 交流工作
3.1.3 共模抑制比
3.1.4 匹配考慮
3.1.5 噪聲
3.1.6 壓擺率限制
3.2 源端交叉耦合對
電流源負載
3.3 共源共柵負載（套簡式差分放大器）
3.4 寬擺幅差分放大器
3.4.1 電流差分放大器
3.4.2 恆定跨導差分放大器
第4章 電壓基準源
4.1 MOSFET—電阻型電壓基準源
4.1.1 電阻—MOSFET型分壓器
4.1.2 MOSFET型分壓器
4.1.3 自偏置電壓基準源
4.2 寄生二極體型基準源
4.2.1 長溝道BGR設計
4.2.2 短溝道BGR設計
第5章 運算放大器Ⅰ
5.1 二級運放
5.2 帶輸出緩衝器的運算放大器
5.3 運算跨導放大器
5.4 增益提升
5.5 幾個實例及討論
第6章 動態模擬電路
6.1 MOSFET開關
6.2 全差分電路
全差分採樣—保持
6.3 開關電容電路
開關電容積分器
開關電容積分器的精確頻率回響
6.4 電路實例
第7章 運算放大器Ⅱ
7.1 基於功耗和速度的偏置選擇
7.1.1 器件特性
7.1.2 偏置電路
7.2 基本概念
7.3 基本運算放大器設計
7.4 採用開關電容CMFB的運算放大器設計
第8章 非線性模擬電路
8.1 基本CMOS比較器的設計
8.1.1 對比較器進行表征
8.1.2 鐘控比較器
8.1.3 再討論輸入緩衝器
8.2 自適應偏置
8.3 模擬乘法器
8.3.1 四管乘子（Multiplying Quad）
8.3.2 採用平方電路實現乘法器
第9章 數據轉換器基礎
9.1 模擬信號和離散時間信號
9.2 模擬信號轉換為數位訊號
9.3 採樣—保持的性能指標（Sample and Hold，S/H）
9.4 數模轉換器的性能指標
9.5 模數轉換器的性能指標
9.6 混合電路的版圖問題
第10章 數據轉換器結構
10.1 DAC的結構
10.1.1 數字輸入編碼
10.1.2 電阻串型DAC
10.1.3 R—2R梯形網路型DAC
10.1.4 電流導引型DAC
10.1.5 電荷比例型DAC
10.1.6 循環型DAC
10.1.7 流水線型DAC
10.2 ADC的結構
10.2.1 全並行型ADC
10.2.2 兩步全並行型ADC
10.2.3 流水線型ADC
10.2.4 積分型ADC
10.2.5 逐次逼近型ADC
10.2.6 過採樣型ADC
第11章 數據轉換器實現
11.1 DAC的R—2R技術
11.1.1 電流模R—2R DAC
11.1.2 電壓模R—2R DAC
11.1.3 寬擺幅電流模R—2R DAC
11.1.4 不採用運算放大器時的拓撲
11.2 數據轉換器中使用運算放大器
11.2.1 運算放大器增益
11.2.2 運算放大器單位增益頻率
11.2.3 運算放大器失調
11.3 ADC實現
11.3.1 S/H的實現
11.3.2 循環ADC
11.3.3 流水線ADC
第12章 反饋放大器
12.1 反饋方程
12.2 放大器設計中負反饋的特性
12.2.1 增益的倒靈敏度
12.2.2 擴展頻寬
12.2.3 減小非線性失真
12.2.4 輸入和輸出阻抗控制
12.3 識別反饋拓撲結構
12.3.1 輸入混合
12.3.2 輸出採樣
12.3.3 反饋網路
12.3.4 計算開環參數
12.3.5 計算閉環參數
12.4 電壓放大器（串聯—並聯反饋）
12.5 跨阻放大器（並聯—並聯反饋）
用柵—漏電阻構成簡單眼饋
12.6 跨導放大器（串聯—串聯反饋）
12.7 電流放大器（並聯—串聯反饋）
12.8 穩定性
返回比
12.9 設計實例
12.9.1 電壓放大器
12.9.2 一個跨阻放大器
附錄
量綱
物理常量
平方律公式
1.1 基本電流鏡
1.1.1 長溝道設計
1.1.2 電流鏡中的電流匹配
1.1.3 電流鏡的偏置
1.1.4 短溝道設計
1.1.5 溫度特性
1.1.6 亞閾值區的偏置
1.2 共源共柵電流鏡
1.2.1 簡單共源共柵
1.2.2 低壓（寬擺幅）共源共柵
1.2.3 寬擺幅短溝道設計
1.2.4 調節漏極電流鏡
1.3 偏置電路
1.3.1 長溝道偏置電路
1.3.2 短溝道偏置電路
1.3.3 小結
第2章 放大器
2.1 柵—漏短接有源負載
2.1.1 共源放大器
2.1.2 源跟隨器（共漏放大器）
2.1.3 共柵放大器
2.2 電流源負載放大器
2.2.1 共源放大器
2.2.2 共源共柵放大器
2.2.3 共柵放大器
2.2.4 源跟隨器（共漏放大器）
2.3 推挽放大器
2.3.1 直流工作與偏置
2.3.2 小信號分析
2.3.3 失真
第3章 差分放大器
3.1 源端耦合對
3.1.1 直流工作
3.1.2 交流工作
3.1.3 共模抑制比
3.1.4 匹配考慮
3.1.5 噪聲
3.1.6 壓擺率限制
3.2 源端交叉耦合對
電流源負載
3.3 共源共柵負載（套簡式差分放大器）
3.4 寬擺幅差分放大器
3.4.1 電流差分放大器
3.4.2 恆定跨導差分放大器
第4章 電壓基準源
4.1 MOSFET—電阻型電壓基準源
4.1.1 電阻—MOSFET型分壓器
4.1.2 MOSFET型分壓器
4.1.3 自偏置電壓基準源
4.2 寄生二極體型基準源
4.2.1 長溝道BGR設計
4.2.2 短溝道BGR設計
第5章 運算放大器Ⅰ
5.1 二級運放
5.2 帶輸出緩衝器的運算放大器
5.3 運算跨導放大器
5.4 增益提升
5.5 幾個實例及討論
第6章 動態模擬電路
6.1 MOSFET開關
6.2 全差分電路
全差分採樣—保持
6.3 開關電容電路
開關電容積分器
開關電容積分器的精確頻率回響
6.4 電路實例
第7章 運算放大器Ⅱ
7.1 基於功耗和速度的偏置選擇
7.1.1 器件特性
7.1.2 偏置電路
7.2 基本概念
7.3 基本運算放大器設計
7.4 採用開關電容CMFB的運算放大器設計
第8章 非線性模擬電路
8.1 基本CMOS比較器的設計
8.1.1 對比較器進行表征
8.1.2 鐘控比較器
8.1.3 再討論輸入緩衝器
8.2 自適應偏置
8.3 模擬乘法器
8.3.1 四管乘子（Multiplying Quad）
8.3.2 採用平方電路實現乘法器
第9章 數據轉換器基礎
9.1 模擬信號和離散時間信號
9.2 模擬信號轉換為數位訊號
9.3 採樣—保持的性能指標（Sample and Hold，S/H）
9.4 數模轉換器的性能指標
9.5 模數轉換器的性能指標
9.6 混合電路的版圖問題
第10章 數據轉換器結構
10.1 DAC的結構
10.1.1 數字輸入編碼
10.1.2 電阻串型DAC
10.1.3 R—2R梯形網路型DAC
10.1.4 電流導引型DAC
10.1.5 電荷比例型DAC
10.1.6 循環型DAC
10.1.7 流水線型DAC
10.2 ADC的結構
10.2.1 全並行型ADC
10.2.2 兩步全並行型ADC
10.2.3 流水線型ADC
10.2.4 積分型ADC
10.2.5 逐次逼近型ADC
10.2.6 過採樣型ADC
第11章 數據轉換器實現
11.1 DAC的R—2R技術
11.1.1 電流模R—2R DAC
11.1.2 電壓模R—2R DAC
11.1.3 寬擺幅電流模R—2R DAC
11.1.4 不採用運算放大器時的拓撲
11.2 數據轉換器中使用運算放大器
11.2.1 運算放大器增益
11.2.2 運算放大器單位增益頻率
11.2.3 運算放大器失調
11.3 ADC實現
11.3.1 S/H的實現
11.3.2 循環ADC
11.3.3 流水線ADC
第12章 反饋放大器
12.1 反饋方程
12.2 放大器設計中負反饋的特性
12.2.1 增益的倒靈敏度
12.2.2 擴展頻寬
12.2.3 減小非線性失真
12.2.4 輸入和輸出阻抗控制
12.3 識別反饋拓撲結構
12.3.1 輸入混合
12.3.2 輸出採樣
12.3.3 反饋網路
12.3.4 計算開環參數
12.3.5 計算閉環參數
12.4 電壓放大器（串聯—並聯反饋）
12.5 跨阻放大器（並聯—並聯反饋）
用柵—漏電阻構成簡單眼饋
12.6 跨導放大器（串聯—串聯反饋）
12.7 電流放大器（並聯—串聯反饋）
12.8 穩定性
返回比
12.9 設計實例
12.9.1 電壓放大器
12.9.2 一個跨阻放大器
附錄
量綱
物理常量
平方律公式
CMOS積體電路設計手冊(第3版·基礎篇)榮獲美國工程教育協會獎
CMOS積體電路設計手冊(第3版·基礎篇)是CMOS積體電路設計領域的權威書籍，有著以下的優點
1. 專門討論了CMOS積體電路設計的基礎知識。
2. 詳細討論了CMOS積體電路的結構、工藝以及相關的電參數知識。
3. 理論知識的討論深入淺出，有利於讀者理解。
4. 對書中涵蓋的內容，作者做了較為詳細的描述，細緻入微，有助於讀者打下堅實的理論的基礎。
CMOS積體電路設計手冊(第3版·基礎篇)是CMOS積體電路設計領域的權威書籍，有著以下的優點
1. 專門討論了CMOS積體電路設計的基礎知識。
2. 詳細討論了CMOS積體電路的結構、工藝以及相關的電參數知識。
3. 理論知識的討論深入淺出，有利於讀者理解。
4. 對書中涵蓋的內容，作者做了較為詳細的描述，細緻入微，有助於讀者打下堅實的理論的基礎。
第1章 CMOS設計概述 1
1.1 CMOS積體電路的設計流程 1
製造 2
1.2 CMOS背景 6
1.3 SPICE概述 8
第2章 阱 33
2.1 圖形轉移 34
n阱的圖形轉移 37
2.2 n阱版圖設計 37
n阱的設計規則 38
2.3 電阻值計算 39
n阱電阻 40
2.4 n阱/襯底二極體 41
2.4.1 PN結物理學簡介 41
2.4.2 耗盡層電容 45
2.4.3 存儲或擴散電容 47
2.4.4 SPICE建模 49
2.5 n阱的RC延遲 51
2.6 雙阱工藝 54
第3章 金屬層 61
3.1 焊盤 61
焊盤版圖設計 61
3.2 金屬層的版圖設計 64
3.2.1 metal1和via1 64
3.2.2 金屬層的寄生效應 66
3.2.3 載流極限 69
3.2.4 金屬層設計規則 70
3.2.5 觸點電阻 71
3.3 串擾和地彈 72
3.3.1 串擾 72
3.3.2 地彈 73
3.4 版圖舉例 75
3.4.1 焊盤版圖II 76
3.4.2 金屬層測試結構版圖設計 78
第4章 有源層和多晶矽層 83
4.1 使用有源層和多晶矽層進行版圖設計 83
工藝流程 89
4.2 導線與多晶矽層和有源層的連線 92
4.3 靜電放電（ESD）保護 100
第5章 電阻、電容、MOSFET 105
5.1 電阻 105
5.2 電容 113
5.3 MOSFET 116
5.4 版圖實例 124
第6章 MOSFET工作原理 131
6.1 MOSFET的電容回顧 131
6.2 閾值電壓 135
6.3 MOSFET的IV特性 140
6.3.1 工作線上性區的MOSFET 140
6.3.2 飽和區 142
6.4 MOSFET的SPICE模型 145
6.4.1 SPICE仿真實例 149
6.4.2 亞閾值電流 150
6.5 短溝道MOSFET 152
6.5.1 MOSFET縮比 153
6.5.2 短溝道效應 154
6.5.3 短溝道CMOS工藝的SPICE模型 155
第7章 CMOS製備 165
7.1 CMOS單元工藝步驟 165
7.1.1 晶圓的製造 165
7.1.2 熱氧化 167
7.1.3 摻雜工藝 168
7.1.4 光刻 171
7.1.5 薄膜去除 174
7.1.6 薄膜沉積 177
7.2 CMOS工藝集成 181
7.2.1 前道工藝集成 183
7.2.2 後道工藝集成 202
7.3 後端工藝 213
7.4 總結 215
第8章 電噪聲概述 217
8.1 信號 217
8.1.1 功率和能量 217
8.1.2 功率譜密度 219
8.2 電路噪聲 222
8.2.1 電路噪聲的計算和建模 223
8.2.2 熱噪聲 228
8.2.3 信噪比 234
8.2.4 散粒噪聲 247
8.2.5 閃爍噪聲 250
8.2.6 其他噪聲源 257
8.3 討論 259
8.3.1 相關性 259
8.3.2 噪聲與反饋 264
8.3.3 有關符號的一些最後說明 267
第9章 模擬設計模型 275
9.1 長溝道MOSFET 275
9.1.1 平方律方程 277
9.1.2 小信號模型 284
9.1.3 溫度效應 300
9.2 短溝道MOSFET 304
9.2.1 通用設計（起始點） 304
9.2.2 專用設計（討論） 308
9.3 MOSFET噪聲模型 310
第10章 數字設計模型 319
10.1 數字MOSFET模型 320
10.1.1 電容效應 323
10.1.2 工藝特徵時間常數 324
10.1.3 延遲時間與躍遷時間 325
10.1.4 通用數字設計 328
10.2 MOSFET單管傳輸門電路 329
10.2.1 單管傳輸門的延遲時間 331
10.2.2 級聯的單管傳輸門的延遲時間 333
10.3 關於測量的最後說明 334
附錄 339
1.1 CMOS積體電路的設計流程 1
製造 2
1.2 CMOS背景 6
1.3 SPICE概述 8
第2章 阱 33
2.1 圖形轉移 34
n阱的圖形轉移 37
2.2 n阱版圖設計 37
n阱的設計規則 38
2.3 電阻值計算 39
n阱電阻 40
2.4 n阱/襯底二極體 41
2.4.1 PN結物理學簡介 41
2.4.2 耗盡層電容 45
2.4.3 存儲或擴散電容 47
2.4.4 SPICE建模 49
2.5 n阱的RC延遲 51
2.6 雙阱工藝 54
第3章 金屬層 61
3.1 焊盤 61
焊盤版圖設計 61
3.2 金屬層的版圖設計 64
3.2.1 metal1和via1 64
3.2.2 金屬層的寄生效應 66
3.2.3 載流極限 69
3.2.4 金屬層設計規則 70
3.2.5 觸點電阻 71
3.3 串擾和地彈 72
3.3.1 串擾 72
3.3.2 地彈 73
3.4 版圖舉例 75
3.4.1 焊盤版圖II 76
3.4.2 金屬層測試結構版圖設計 78
第4章 有源層和多晶矽層 83
4.1 使用有源層和多晶矽層進行版圖設計 83
工藝流程 89
4.2 導線與多晶矽層和有源層的連線 92
4.3 靜電放電（ESD）保護 100
第5章 電阻、電容、MOSFET 105
5.1 電阻 105
5.2 電容 113
5.3 MOSFET 116
5.4 版圖實例 124
第6章 MOSFET工作原理 131
6.1 MOSFET的電容回顧 131
6.2 閾值電壓 135
6.3 MOSFET的IV特性 140
6.3.1 工作線上性區的MOSFET 140
6.3.2 飽和區 142
6.4 MOSFET的SPICE模型 145
6.4.1 SPICE仿真實例 149
6.4.2 亞閾值電流 150
6.5 短溝道MOSFET 152
6.5.1 MOSFET縮比 153
6.5.2 短溝道效應 154
6.5.3 短溝道CMOS工藝的SPICE模型 155
第7章 CMOS製備 165
7.1 CMOS單元工藝步驟 165
7.1.1 晶圓的製造 165
7.1.2 熱氧化 167
7.1.3 摻雜工藝 168
7.1.4 光刻 171
7.1.5 薄膜去除 174
7.1.6 薄膜沉積 177
7.2 CMOS工藝集成 181
7.2.1 前道工藝集成 183
7.2.2 後道工藝集成 202
7.3 後端工藝 213
7.4 總結 215
第8章 電噪聲概述 217
8.1 信號 217
8.1.1 功率和能量 217
8.1.2 功率譜密度 219
8.2 電路噪聲 222
8.2.1 電路噪聲的計算和建模 223
8.2.2 熱噪聲 228
8.2.3 信噪比 234
8.2.4 散粒噪聲 247
8.2.5 閃爍噪聲 250
8.2.6 其他噪聲源 257
8.3 討論 259
8.3.1 相關性 259
8.3.2 噪聲與反饋 264
8.3.3 有關符號的一些最後說明 267
第9章 模擬設計模型 275
9.1 長溝道MOSFET 275
9.1.1 平方律方程 277
9.1.2 小信號模型 284
9.1.3 溫度效應 300
9.2 短溝道MOSFET 304
9.2.1 通用設計（起始點） 304
9.2.2 專用設計（討論） 308
9.3 MOSFET噪聲模型 310
第10章 數字設計模型 319
10.1 數字MOSFET模型 320
10.1.1 電容效應 323
10.1.2 工藝特徵時間常數 324
10.1.3 延遲時間與躍遷時間 325
10.1.4 通用數字設計 328
10.2 MOSFET單管傳輸門電路 329
10.2.1 單管傳輸門的延遲時間 331
10.2.2 級聯的單管傳輸門的延遲時間 333
10.3 關於測量的最後說明 334
附錄 339
