異步微處理器設計

《異步微處理器設計》是2012-年出版的圖書，作者是王志英 王蕾 石偉 龔銳 阮堅 晉鋼 李勇 張光達。

基本介紹

• 書名：異步微處理器設計
• 作者：王志英  王蕾 石偉 龔銳 阮堅 晉鋼 李勇 張光達 
• 定價：39元
• 裝幀：平裝

圖書信息

印次：1-1

印刷日期：2012-6-14

圖書簡介

異步積體電路技術是和同步積體電路技術相對的積體電路設計技術。與同步積體電路相比，異步積體電路技術具有功耗低、電磁兼容性高、模組化和可重用性好、魯棒性強等一系列優勢，可以有效地解決同步積體電路和微處理器技術在超深亞微米階段遇到的各種問題。本書內容是作者在異步積體電路和異步微處理器設計領域研究的經驗和成果，主要包括異步電路設計和建模分析、異步微處理器體系結構、異步功能單元設計和片內互連、異步微處理器設計方法學、異步微處理器性能和功耗的評估及最佳化、多核異步微處理器的設計與實現等方面的內容。

本書可用作研究人員的科研參考書，也可作為計算機科學與技術專業和微電子專業高年級本科生和研究生教材使用。

前言

隨著積體電路技術的迅猛發展，在深亞微米的工藝條件下，單晶片集成的電晶體數越來越多，晶片面積越來越大，很難使用全局時鐘同步晶片各個部分的操作，因而不可避免地出現了時鐘扭曲、功耗過大、可重用性差、電磁兼容性差和可靠性低等問題。這對微處理器的設計和套用產生了重大影響。

異步積體電路技術是和同步積體電路技術相對的積體電路設計技術。異步積體電路由於天然地取消了時鐘結構，與同步積體電路相比具有功耗低、電磁兼容性高、模組化和可重用性好、魯棒性強等一系列優勢，可以有效地解決同步積體電路和微處理器技術在超深亞微米階段遇到的各種問題，也是未來高能效和綠色計算技術發展的重要途徑。但是由於異步積體電路和異步微處理器設計的技術起點高，設計難度大，使其一直沒有得到廣泛的套用。解決異步微處理器設計中的關鍵問題對推動異步微處理器設計技術的進步具有重要的理論意義和實用價值。

本書作者所在的ATOM(Asynchronous Technology On Microprocessor)課題組自20世紀90年代起，就開始從事微處理器體系結構和VLSI實現的研究。從2004年以來，本課題組的老師和研究生們把學術研究的重點逐漸集中到異步微處理器設計上來，想要通過異步電路這種形式來解決最為複雜的數字積體電路--微處理器的設計過程中遇到的各種問題。該研究過程獲得了多個項目的支持。其中主要的項目和成果包括以下三個方面。

1. 2005年國家自然科學基金重大研究計畫項目“異步微處理器設計關鍵技術研究”。對異步微處理器體系結構、異步流水線設計、異步存儲系統設計展開了研究，提出了面向宏單元的異步電路設計流程、解同步電路的最佳化設計方法、大規模異步電路綜合技術、異步電路建模分析技術、異步微處理器設計方法學、低功耗特性和安全特性分析方法等，設計實現了異步微處理器原型系統。

2. 2007年國家863項目“低功耗異步數據觸發體系結構研究”。主要研究了適合異步電路特性的微處理器體系結構。提出了數據觸發體系結構，異步數據觸發計算模型、異步功能單元設計、異步片內互連、異步低功耗存儲系統等，設計實現了32位異步低功耗數據觸發微處理器“騰躍-I" ，並在UMC 0.18μm工藝線流片生產。

3. 2008年國家自然科學基金項目“多核異步數據觸發微處理器設計關鍵技術研究”。將異步數據觸發微處理器擴展到多核結構，重點研究了數據驅動的異步電路技術、多核異步數據觸發體系結構及其編程模型、多核異步數據觸發微處理器的性能和功耗評估及最佳化技術等，設計實現了異步多核微處理器“騰躍-II" ，並在UMC 0.18μm工藝線流片生產。

通過一系列項目的研究，我們逐步解決了異步電路設計與實現、異步微處理器體系結構以及多核異步微處理器設計與實現等關鍵問題，在有關學術會議和期刊上發表了一系列的高水平學術論文，也得到國內外同行專家的認可。ATOM課題組還和英國曼徹斯特大學計算機學院從事異步微處理器研究的“先進處理器技術研究小組”(APT)進行了長期深入的交流，並先後選派3名博士生赴APT小組進行聯合研究和培養。

目錄異步微處理器設計異步積體電路和異步微處理器設計技術的研究仍在繼續之中，我們相信該技術有很好的發展和套用前景。本書的宗旨是介紹異步電路和異步微處理器設計的主要思想和基本概念，在此基礎上，介紹ATOM課題組在異步積體電路和異步微處理器設計領域取得的研究成果。

本書由王志英主編，並與王蕾共同策劃和統籌。本書共分10章，內容安排如下： 第1章為概述；第2章介紹異步電路設計思想；第3章介紹基於宏單元的異步積體電路設計流程；第4章介紹異步控制電路設計；第5章介紹異步片上網路設計；第6章介紹解同步異步電路設計；第7章介紹異步電路的性能分析和最佳化；第8章介紹基於異步數據觸發體系結構的異步微處理器的設計和實現；第9章介紹在異步電路的容錯領域進行的探索，第10章對全書進行總結並提出未來異步電路可能的發展趨勢。在寫作上各作者分工如下： 第1章、第2章由王志英、王蕾撰寫，第3章由王蕾、李勇撰寫，第4章由阮堅撰寫，第5章由石偉、張光達撰寫，第6章由王蕾撰寫，第7章由王蕾、晉鋼撰寫，第8章由石偉撰寫，第9章由龔銳撰寫，第10章由王蕾撰寫。張光達、王友瑞、蘇博等碩士研究生收集和整理了大量的資料，提供了良好的素材，並參與部分章節的撰寫。

本書的編寫得到了清華大學出版社的大力支持，並獲得了國家科學技術學術著作出版基金的立項批准。

本書是國內第一部該領域的學術專著。本書可用作研究人員的科研參考書，也可作為計算機科學與技術專業和微電子專業高年級本科生和研究生教材使用。

由於作者的能力和知識面有限，書中難免存在錯誤和缺陷，懇請讀者批評指正。

圖書目錄

第1章 概述1

1.1 異步電路出現的背景1

1.1.1 同步電路的問題2

1.1.2 異步電路的優勢和問題2

1.2 異步電路的發展概況4

1.3 微處理器發展史5

1.4 處理器設計6

1.4.1 數字系統設計過程6

1.4.2 體系結構實現、邏輯實現和物理實現7

1.4.3 指令集設計8

1.4.4 微處理器性能9

1.5 異步處理器的發展概況11

1.5.1 Amulet微處理器簡介11

1.5.2 Amulet 1(1993)12

1.5.3 Amulet 2e(1996)12

1.5.4 Amulet 3i(2000)12

1.5.5 其他幾種異步處理器13

1.6 為什麼用異步微處理器作為設計實例14

1.7 小結14

參考文獻14

第2章 異步電路設計思想17

2.1 基本概念17

2.1.1 握手協定17

2.1.2 數據編碼方式18

2.1.3 C門19

2.1.4 握手協定和編碼方式的組合21

2.1.5 完成檢測24

2.2 異步電路基本模型26

2.2.1 延遲模型26

2.2.2 異步電路的分類26

2.3 信號轉換圖28

2.4 異步電路設計方法30

2.4.1 異步電路設計方法發展歷程30

2.4.2 語法驅動轉換的異步電路設計方法32

2.4.3 同步-異步電路轉換的異步電路設計方法34

2.4.4 基於定製的細粒度高性能異步電路設計方法38

2.5 異步電路的測試39

2.6 小結40

參考文獻40

目錄異步微處理器設計第3章 基於宏單元的異步積體電路設計流程44

3.1 設計流程44

3.1.1 數據通路設計方法46

3.1.2 控制通路設計方法46

3.2 宏單元全定製46

3.3 基於宏單元的異步電路設計自動化流程47

3.3.1 異步數據通路自動生成49

3.3.2 異步控制通路自動生成52

3.3.3 相關工作比較52

3.4 設計實例： 異步乘法器53

3.4.1 乘法算法設計53

3.4.2 異步乘法器體系結構55

3.4.3 異步乘法器的實現62

3.4.4 對異步乘法器的評測67

3.5 設計實例： 異步加法單元71

3.6 設計實例： 異步乘累加單元設計72

3.7 設計實例： 異步ALU單元設計74

3.8 設計實例： 異步DLX流水線75

3.8.1 DLX流水線75

3.8.2 異步DLX流水線設計實現77

3.8.3 面積比較78

3.8.4 性能比較78

3.9 小結80

參考文獻80

第4章 異步控制電路設計82

4.1 Burst-Mode狀態機層次化分解技術82

4.1.1 Burst-Mode狀態機逐級分解83

4.1.2 接口狀態機設計85

4.1.3 層次化分解實例87

4.2 Burst-Mode狀態機直接映射技術93

4.2.1 電晶體級直接映射技術94

4.2.2 門級直接映射技術101

4.3 Burst-Mode異步控制電路設計方法104

4.3.1 基本設計流程104

4.3.2 接口狀態機設計105

4.3.3 Burst-Mode電路實現108

4.3.4 設計實例與結果分析111

4.4 小結113

參考文獻113

第5章 異步片上網路設計115

5.1 片上網路簡介115

5.1.1 片上網路的基本要素115

5.1.2 片上網路的分類116

5.2 異步片上網路118

5.2.1 異步片上網路研究現狀118

5.2.2 異步片上網路體系結構119

5.3 片上網路設計123

5.3.1 同步片上網路體系結構123

5.3.2 基於層次位線的片上緩衝結構126

5.3.3 同步路由器的設計130

5.3.4 異步路由器的設計141

5.4 相關實驗設計148

5.5 片上網路未來的研究方向154

5.5.1 完善的異步片上網路設計流程154

5.5.2 異步片上網路的評測155

5.6 小結156

參考文獻156

第6章 解同步異步電路設計160

6.1 基於延遲匹配的解同步異步電路設計和最佳化160

6.1.1 局部控制器握手協定及延遲單元的改進161

6.1.2 控制通路抽象模型和等價性證明164

6.1.3 局部控制器聚集最佳化算法170

6.1.4 32位乘法器設計實例177

6.2 基於完成檢測的解同步異步電路設計和最佳化179

6.2.1 基於顯式完成檢測的NCL電路179

6.2.2 NCLX電路的延遲抽象模型183

6.2.3 基於延遲分析的NCLX電路最佳化方法187

6.3 小結192

參考文獻193

第7章 異步電路的性能分析和最佳化195

7.1 基於排隊網路的異步電路性能分析195

7.1.1 異步時延電路的性能分析195

7.1.2 排隊網路的基本理論197

7.1.3 基於閉環排隊網路的分析技術200

7.1.4 基於開環排隊網路的分析技術208

7.1.5 相關工作和比較215

7.2 基於Petri網的異步電路性能分析215

7.2.1 Petri網的基本理論216

7.2.2 異步電路和Petri網220

7.2.3 時鐘周期分析技術222

7.3 解同步異步電路流水線的性能分析228

7.3.1 解同步異步電路流水線的排隊網路描述229

7.3.2 排隊網路描述的等價隨機標記圖模型231

7.4 異步電路的性能最佳化237

7.4.1 異步時延電路的性能最佳化技術237

7.4.2 解同步異步流水線緩衝最佳化方法247

7.5 相關工作和比較253

7.5.1 異步電路時鐘周期分析技術253

7.5.2 異步電路流水線最佳化技術254

7.6 小結254

參考文獻255

第8章 騰越-II異步微處理器259

8.1 數據觸發體系結構259

8.1.1 數據觸發思想260

8.1.2 指令集格式261

8.1.3 DTA流水線結構262

8.1.4 功能單元與暫存器檔案263

8.1.5 局部傳輸網路265

8.2 異步數據觸發體系結構265

8.2.1 微處理器體系結構軟硬體折衷265

8.2.2 DTA異步化設計問題分析267

8.2.3 異步數據觸發體系結構269

8.3 微體系結構及電路實現270

8.3.1 異步DTA流水線結構270

8.3.2 功能單元最佳化271

8.3.3 數據源選擇策略272

8.4 騰越-II異步微處理器實現及評測273

8.4.1 騰越-II總體結構274

8.4.2 數據觸發計算核心274

8.4.3 Cache系統277

8.4.4 外圍設備279

8.4.5 VLSI實現280

8.4.6 測試和驗證283

8.5 小結286

參考文獻286

第9章 異步電路在容錯領域的套用288

9.1 基於異步C單元的雙模冗餘結構288

9.1.1 DMR冗餘結構288

9.1.2 DMR結構可靠性分析290

9.2 基於異步雙沿觸發暫存器的時空三模冗餘結構294

9.2.1 TSTMR冗餘結構294

9.2.2 TSTMR結構可靠性分析297

9.3 異步標準單元設計與實現301

9.4 實驗與分析302

9.4.1 晶片面積評估302

9.4.2 性能評估303

9.4.3 容軟錯誤能力評估304

9.5 與相關工作的比較305

9.6 小結305

參考文獻306

第10章 未來異步微處理器技術研究307

10.1 異步多核微處理器系統結構研究307

10.2 異步電路自動化設計技術與理論307

10.3 異步片上網路和GALS設計308

10.4 納米工藝下的同步器技術308

10.5 其他的研究方向309

10.6 小結309

參考文獻310

附錄A 異步數據觸發體系結構的暫存器定義312

A.1 DTA控制暫存器312

A.2 DTA狀態暫存器314

附錄B 異步數據觸發功能單元316

B.1 整數單元316

B.2 浮點單元333

B.3 整數比較單元334

B.4 浮點比較單元336

B.5 CORDIC單元337

B.6 存儲單元341

B.7 整數除法單元343

B.8 浮點除法單元344

附錄C 異步數據觸發體系結構工具鏈345

C.1 硬體支持部分345

C.2 軟體支持部分346

附錄D 騰越II mach檔案描述348

附錄E 彙編示例: 32位矩陣乘法354