基本介紹
- 作品名稱：現代VLSI設計：基於IP核的設計（第四版）
- 作者：李東生
- 著者：Wayne Wolf
- 出版時間：2011-07
- ISBN：9787121139437
出版信息,內容簡介,目錄,
出版信息
現代VLSI設計——基於IP核的設計（第四版）
叢書名 ：國外電子與通信教材系列
著 者：Wayne Wolf(韋恩.沃爾夫)
作 譯 者：李東生 等
出版時間：2011-07 千 字 數：550
版 次：01-01 頁 數：344
開 本：16(185*260)
裝 幀：
I S B N ：9787121139437
內容簡介
本書全面介紹了現代VLSI晶片先進設計技術和方法，並重點討論基於IP核的SoC設計方法。書中反映出了SoC晶片設計的新進展及新技術。全書共分8章，內容包括數字系統與VLSI、製備與器件、邏輯門電路、組合邏輯、時序邏輯、子系統設計、平面布圖、體系結構設計。每章結尾附有難度不同的習題，附錄給出了詳細的辭彙表和專用名詞解釋，並介紹了硬體描述語言。 讀者對象：本書可作為高等學校電子工程、計算機科學與技術、微電子與積體電路設計等專業的高年級本科生和研究生的教材或教學參考書，同時也非常適合作為從事晶片設計的工程師以及從事該領域研究和開發的工程技術人員的參考書。
目錄
第1章 數字系統與VLSI
1.1 為什麼要設計積體電路
1.2 積體電路製造
1.3 CMOS工藝
1.4 積體電路設計
1.5 基於IP核的晶片設計
1.6 展望未來
1.7 小結
1.8 參考文獻
1.9 習題
第2章 製備和器件
2.1 引言
2.2 製備工藝
2.3 電晶體
2.4 連線和過孔
2.5 製備理論和實踐
2.6 可靠性
2.7 版圖設計和工具
2.8 參考文獻
2.9 習題
第3章 邏輯門
3.1 引言
3.2 組合邏輯函式
3.3 靜態互補門
3.4 邏輯開關
3.5 可選的門電路
3.6 低功耗門
3.7 電阻連線的延時
3.8 電感連線的延時
3.9 製造性設計
3.10IP門
3.11參考文獻
3.12習題
第4章 組合邏輯電路
4.1 引言
4.2 基於標準單元的布局
4.3 組合電路延時
4.4 邏輯和互連線設計
4.5 功率最佳化
4.6 開關邏輯電路
4.7 組合邏輯測試
4.8 參考文獻
4.9 習題
第5章 時序電路
5.1 引言
5.2 鎖存器和觸發器
5.3 時序電路和時鐘規則
5.4 性能分析
5.5 時鐘生成
5.6 時序電路設計
5.7 功耗最佳化
5.8 設計驗證
5.9 時序測試
5.10參考文獻
5.11習題
第6章 子系統設計
6.1 引言
6.2 組合移位器
6.3 加法器
6.4 算術邏輯單元
6.5 乘法器
6.6 高密度存儲器
6.7 圖像感測器
6.8 現場可程式門陣列
6.9 可程式邏輯陣列
6.10匯流排和片上網路
6.11數據路徑
6.12IP子系統
6.13參考文獻
6.14習題
第7章 平面布圖
7.1 引言
7.2 平面布圖方法
7.3 全局互連
7.4 平面布圖設計
7.5 片外連線
7.6 參考文獻
7.7 習題
第8章 體系結構設計
8.1 引言
8.2 硬體描述語言
8.3 RTL級設計
8.4 流水線技術
8.5 高層綜合
8.6 低功耗體系結構
8.7 GALS系統
8.8 體系結構測試
8.9 IP模組
8.10設計方法學
8.11MPSoC設計
8.12參考文獻
8.13習題
附錄A 晶片設計師詞典
附錄B 硬體描述語言
參考文獻
中英文術語對照表
