《數字設計原理》是清華大學出版社2005年5月1日出版的圖書，作者是蓋吉斯基。
基本介紹
- 書名：數字設計原理
- 作者：蓋吉斯基
- ISBN：9787302097457
- 頁數：337
- 定價：39.8
- 出版社：清華大學出版社
- 出版時間：2005年5月1日
- 裝幀：平裝
內容簡介,編輯推薦,目錄,
內容簡介
本書介紹數字設計的基本原理，詳細描述了現代設計流程、數據的類型與表示、布爾代數與邏輯設計、布爾函式的化簡、存儲器、暫存器、處理器等元器件的設計和開發等重要內容。全書語言質樸，圖文並茂，是一本關於數字設計的優秀入門教材。
編輯推薦
大量的示意圖和電路圖，幫助讀者更直觀地理解所學內容；
各章章首的示意圖將全書串連成一個有機的整體，便於學習更系統地掌握數字設計的流程；
章尾提供大量的練習題，通過練習幫助學生深化理解前文所學的內容。
目錄
第1章 引言
1.1 設計描述
1.2 抽象層次
1.3 設計流程
1.4 CAD工具
1.5 典型的設計流程
1.6 引導圖
1.7 本章小結
1.8 參考文獻
1.9 習題
第2章 數據的類型與表示
2.1 定位數制
2.2 八進制和十六進制數
2.3 數制轉換
2.4 進制數的加法與減法
2.5 負數的表示
2.6 二進制補碼的加法和減法
2.7 二進制乘法
2.8 二進制除法
2.9 浮點數
2.10 十進制數的二進制碼
2.11 字元碼
2.12 檢錯和糾錯碼
2.13 漢明碼
2.14 本章小結
2.15 參考文獻
2.16 習題
第3章 布爾代數與邏輯設計
3.1 代數的性質
3.2 布爾代數的公理化定義
3.3 布爾代數的基本定理
3.4 布爾函式
3.5 正則形式
3.6 標準形式
3.7 其他邏輯運算
3.8 數字邏輯門
3.9 多輸入和多運算元的擴展
3.10 門的實現
3.11 VLSI技術
3.12 本章小結
3.13 參考文獻
3.14 習題
第4章 布爾函式的化簡
4.1 圖表示法
4.2 化簡的卡諾圖法
4.3 不確定狀態
4.4 制表法
4.5 門陣列的技術映射
4.6 定製庫的技術映射
4.7 無險象設計
4.8 本章小結
4.9 參考文獻
4.10 習題
第5章 組合元件
5.1 行波進位加法器
5.2 超前進位加法器
5.3 加法器/減法器
5.4 邏輯單元
5.5 算術邏輯單元
5.6 解碼器
5.7 選擇器
5.8 匯流排
5.9 優先編碼器
5.10 比較器
5.11 移位器和循環移位器
5.12 唯讀存儲器
5.13 可程式邏輯陣列
5.14 本章小結
5.15 參考文獻
5.16 習題
第6章 時序邏輯
6.1 SR鎖存器
6.2 門控SR鎖存器
6.3 門控D鎖存器
6.4 觸發器
6.5 觸發器類型
6.6 時序邏輯的分析
6.7 有限狀態機模型
6.8 時序邏輯的綜合
6.9 FSM模型的獲得
6.10 狀態化簡
6.11 狀態編碼
6.12 記憶元件的選擇
6.13 最佳化和時序
6.14 本章小結
6.15 參考文獻
6.16 習題
第7章 存儲器件
7.1 暫存器
7.2 移位暫存器
7.3 計數器
7.4 十進制(BCD)計數器
7.5 異步計數器
7.6 暫存器檔案
7.7 隨機存取器
7.8 下推棧
7.9 先進先出佇列
7.10 簡單數據通路
7.11 通用數據通路
7.12 控制單元的設計
7.13 本章小結
7.14 參考文獻
7.15 習題
第8章 暫存器傳輸級設計
8.1 設計模型
8.2 FSMD定義
8.3 算法狀態機圖
8.4 利用ASM圖進行綜合
8.5 暫存器共享(變數合併)
8.6 功能單元共享(運算元合併)
8.7 匯流排共享(連線合併)
8.8 暫存器合併
8.9 連結和多循環
8.10 功能單元流水線
8.11 數據通路流水線
8.12 控制流水線
8.13 進程安排
8.14 本章小結
8.15 參考文獻
8.16 習題
第9章 處理器設計
9.1 指令集
9.2 定址方式
9.3 處理器設計
9.4 指令集設計
9.5 CISC設計
9.6 精簡指令集
9.7 RISC設計
9.8 數據預取
9.9 分支預測
9.10 本章小結
9.11 參考文獻
9.12 習題
附錄A 實驗室實驗
1.2 抽象層次
1.3 設計流程
1.4 CAD工具
1.5 典型的設計流程
1.6 引導圖
1.7 本章小結
1.8 參考文獻
1.9 習題
第2章 數據的類型與表示
2.1 定位數制
2.2 八進制和十六進制數
2.3 數制轉換
2.4 進制數的加法與減法
2.5 負數的表示
2.6 二進制補碼的加法和減法
2.7 二進制乘法
2.8 二進制除法
2.9 浮點數
2.10 十進制數的二進制碼
2.11 字元碼
2.12 檢錯和糾錯碼
2.13 漢明碼
2.14 本章小結
2.15 參考文獻
2.16 習題
第3章 布爾代數與邏輯設計
3.1 代數的性質
3.2 布爾代數的公理化定義
3.3 布爾代數的基本定理
3.4 布爾函式
3.5 正則形式
3.6 標準形式
3.7 其他邏輯運算
3.8 數字邏輯門
3.9 多輸入和多運算元的擴展
3.10 門的實現
3.11 VLSI技術
3.12 本章小結
3.13 參考文獻
3.14 習題
第4章 布爾函式的化簡
4.1 圖表示法
4.2 化簡的卡諾圖法
4.3 不確定狀態
4.4 制表法
4.5 門陣列的技術映射
4.6 定製庫的技術映射
4.7 無險象設計
4.8 本章小結
4.9 參考文獻
4.10 習題
第5章 組合元件
5.1 行波進位加法器
5.2 超前進位加法器
5.3 加法器/減法器
5.4 邏輯單元
5.5 算術邏輯單元
5.6 解碼器
5.7 選擇器
5.8 匯流排
5.9 優先編碼器
5.10 比較器
5.11 移位器和循環移位器
5.12 唯讀存儲器
5.13 可程式邏輯陣列
5.14 本章小結
5.15 參考文獻
5.16 習題
第6章 時序邏輯
6.1 SR鎖存器
6.2 門控SR鎖存器
6.3 門控D鎖存器
6.4 觸發器
6.5 觸發器類型
6.6 時序邏輯的分析
6.7 有限狀態機模型
6.8 時序邏輯的綜合
6.9 FSM模型的獲得
6.10 狀態化簡
6.11 狀態編碼
6.12 記憶元件的選擇
6.13 最佳化和時序
6.14 本章小結
6.15 參考文獻
6.16 習題
第7章 存儲器件
7.1 暫存器
7.2 移位暫存器
7.3 計數器
7.4 十進制(BCD)計數器
7.5 異步計數器
7.6 暫存器檔案
7.7 隨機存取器
7.8 下推棧
7.9 先進先出佇列
7.10 簡單數據通路
7.11 通用數據通路
7.12 控制單元的設計
7.13 本章小結
7.14 參考文獻
7.15 習題
第8章 暫存器傳輸級設計
8.1 設計模型
8.2 FSMD定義
8.3 算法狀態機圖
8.4 利用ASM圖進行綜合
8.5 暫存器共享(變數合併)
8.6 功能單元共享(運算元合併)
8.7 匯流排共享(連線合併)
8.8 暫存器合併
8.9 連結和多循環
8.10 功能單元流水線
8.11 數據通路流水線
8.12 控制流水線
8.13 進程安排
8.14 本章小結
8.15 參考文獻
8.16 習題
第9章 處理器設計
9.1 指令集
9.2 定址方式
9.3 處理器設計
9.4 指令集設計
9.5 CISC設計
9.6 精簡指令集
9.7 RISC設計
9.8 數據預取
9.9 分支預測
9.10 本章小結
9.11 參考文獻
9.12 習題
附錄A 實驗室實驗
