《單片機並行匯流排開發及模組設計》是2015年出版的圖書，作者是牛余朋等。
基本介紹
- 書名：單片機並行匯流排開發及模組設計
- 作者：牛余朋、蔡艷平、成 曙
- ISBN：9787302410140
- 定價：36元
- 出版時間：2015.10.01
- 印次：1-1
- 印刷日期：2015.10.20
內容簡介,目錄,
內容簡介
本書以51單片機為例，深入探討了51單片機外部並行匯流排擴展電路的設計原理，並詳細介紹了單片機與各種常見外部設備並行匯流排設計的開發實例。
本書主要解決單片機外圍存儲器並行匯流排設計、開關量輸入/輸出並行匯流排設計、A/D和D/A並行匯流排設計、液晶並行匯流排設計、鍵盤並行匯流排設計、實時時鐘並行匯流排設計、可程式並行接口晶片設計等難點問題。
在詳細講解單片機並行匯流排開發原理的基礎上，對電子工程師設計產品經常用到的模組實例進行了全面、系統的分析和仿真運行。
書中的所有實例都可以直接套用於實際項目開發，從而加快開發者的學習速度和產品設計速度。 本書的工程套用性較強，對於單片機初學者（尤其是在校學生）及單片機工程師都會有較大程度的啟發，本書可作為在校學生的學習教材，也可作為從事單片機相關工作人員的參考資料。
目錄
第1章單片機基礎知識 1
1.1概述 1
1.1.1單片機發展歷程 1
1.1.2幾種常見的單片機 1
1.1.3單片機的結構及組成 2
1.2數的進制及位和位元組的含義 3
1.2.1數制及其轉換 3
1.2.2數和物理現象的關係 6
1.2.3位和位元組的含義 6
1.351單片機基本硬體結構 6
1.3.1硬體結構 6
1.3.2連線埠結構分析 7
1.4單片機存儲器知識介紹 16
1.4.1概述 16
1.4.2程式存儲器 19
1.4.3數據存儲器 19
1.4.4單片機存儲模式 21
1.5單片機CPU的時序 21
1.5.1單片機的時序 21
1.5.2單片機的時鐘電路 22
1.6單片機的外部接口及其擴展 23
1.6.1中斷系統 23
1.6.2定時器/計數器 24
1.6.3串口 25
1.6.4特有暫存器 25
第2章單片機匯流排概述 28
2.1匯流排的基本概念 28
2.1.1匯流排的定義 28
2.1.2匯流排的分類 28
2.1.3匯流排的主要技術指標 31
2.1.4匯流排驅動 33
2.1.5匯流排的標準 33
2.1.6匯流排的優缺點 33
2.2計算機中的匯流排 34
2.3單片機中的匯流排 37
第3章Proteus設計與仿真開發 39
3.1Proteus7簡介 39
3.2Proteus7功能 40
3.2.1Proteus的資源庫和仿真工具 40
3.2.2Proteus7ISIS界面介紹 43
3.2.3Proteus7ISIS仿真方式與虛擬儀器 47
3.2.4Proteus與Keil聯調 49
3.3Proteus設計與仿真基礎 50
3.3.1單片機系統的Proteus設計與仿真開發過程 50
3.3.2ISIS滑鼠使用規則 51
3.3.3Proteus檔案類型 51
3.3.4單片機系統的Proteus設計與仿真實例 51
3.3.5單片機系統的Proteus原始碼級調試 60
3.4Proteus設計及仿真套用與提高 63
3.4.1Proteus與第三方集成開發環境的聯合仿真 63
3.4.2Proteus的一些其他常用設計操作指南 66
第4章單片機並行匯流排開發原理 72
4.1概述 72
4.2時序分析 72
4.3三匯流排的擴展設計方法 75
4.3.1基本思路 75
4.3.2如何構造系統的三匯流排 75
4.4地址分配和解碼 77
4.4.1地址解碼概述 77
4.4.2常用地址解碼晶片 77
4.4.3地址解碼設計方法 79
4.5地址鎖存 84
4.5.1地址鎖存概述 84
4.5.2常用地址鎖存晶片 84
4.5.3兩種地址鎖存法 86
4.6如何在程式中編寫程式控制匯流排 88
4.6.1存儲類型聲明 88
4.6.2變數或數據類型 88
4.6.3絕對地址訪問 89
第5章小型PLD設計及其在Proteus中的仿真套用 90
5.1利用Protel進行PLD設計 90
5.1.1PLD的設計 91
5.1.2Proteus對PLD的仿真 93
5.2利用WinCupl進行PLD設計 96
5.2.1PLD編程軟體WinCupl簡介 96
5.2.2編譯WinCupl源檔案 96
5.2.3PLD在Proteus中的仿真 99
第6章存儲器並行匯流排開發 103
6.1數據存儲器的並行匯流排開發 103
6.1.1常用靜態數據存儲器介紹 103
6.1.2外部數據存儲器設計原理 104
6.1.3外部數據存儲器設計實例 106
6.2程式存儲器的並行匯流排開發 115
6.2.1常用程式存儲器介紹 116
6.2.2程式存儲器設計原理 118
6.2.3程式存儲器設計實例 120
第7章開關量並行匯流排開發 123
7.1概述 123
7.2開關量輸入設計 124
7.2.1緩衝器設計法 125
7.2.2邊沿觸髮型鎖存器設計法 127
7.3開關量輸出設計 129
7.3.1緩衝器設計法 129
7.3.2邊沿觸髮型鎖存器設計法 129
7.3.3數碼管並行匯流排設計 131
7.4輸入/輸出聯合設計 134
7.4.1硬體電路及連線說明 135
7.4.2地址分析 135
7.4.3測試程式與仿真 135
第8章鍵盤並行匯流排開發 137
8.1概述 137
8.1.1鍵盤的種類 137
8.1.2鍵盤接口方式 138
8.1.3鍵盤去抖動原則和方法 140
8.1.4鍵盤掃描程式流程 141
8.2鍵盤的並行匯流排設計 142
8.2.1獨立按鍵式鍵盤並行匯流排設計法 142
8.2.2矩陣鍵盤並行匯流排設計法 144
第9章液晶並行匯流排開發 150
9.1常見字元式液晶的接口設計 150
9.1.1字元式液晶LCD1602介紹 150
9.1.2字元式液晶LCD1602模擬I/O口設計法 151
9.1.3字元式液晶LCD1602並行匯流排設計法 153
9.2常見圖像液晶的接口設計 158
9.2.1圖像液晶LCD12864介紹 158
9.2.2圖像液晶LCD12864模擬I/O口設計法 159
9.2.3圖像液晶LCD12864並行匯流排設計法 160
第10章A/D和D/A轉換並行匯流排開發 166
10.1A/D轉換的並行接口設計 166
10.1.1常用並行A/D轉換晶片介紹 167
10.1.2A/D轉換的模擬I/O口設計法 170
10.1.3A/D轉換的並行匯流排設計法 173
10.2D/A轉換的並行接口設計 176
10.2.1常用並行D/A轉換晶片介紹 176
10.2.2D/A轉換的模擬I/O口設計法 178
10.2.3D/A轉換的並行匯流排設計法 181
第11章實時時鐘並行匯流排開發 184
11.1帶並行匯流排的常用時鐘晶片介紹 184
11.2DS12C887模擬I/O口設計法 189
11.2.1硬體電路及連線說明 189
11.2.2測試程式及仿真 189
11.3DS12C887並行匯流排設計法 193
11.3.1硬體電路及連線說明 193
11.3.2地址分析 194
11.3.3測試程式及仿真 194
第12章可程式通用並行接口晶片 198
12.18255A晶片簡介 198
12.28255A工作方式詳解 200
12.3仿真示例 204
12.3.1硬體電路及連線說明 204
12.3.2測試程式與仿真 205
第13章AVR單片機並行匯流排開發 206
13.1硬體電路及連線說明 206
13.2擴展存儲器部分 207
13.3輸入/輸出部分 208
