AXI(匯流排協定)

AXI（Advanced eXtensible Interface）是一種匯流排協定，該協定是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0協定中最重要的部分，是一種面向高性能、高頻寬、低延遲的片內匯流排。它的地址/控制和數據相位是分離的，支持不對齊的數據傳輸，同時在突發傳輸中，只需要首地址，同時分離的讀寫數據通道、並支持Outstanding傳輸訪問和亂序訪問，並更加容易進行時序收斂。AXI 是AMBA 中一個新的高性能協定。AXI 技術豐富了現有的AMBA 標準內容，滿足超高性能和複雜的片上系統（SoC）設計的需求。

基本介紹

• 外文名：Advanced eXtensible Interface
• 簡稱：AXI
• 含義：一種匯流排協定
• 發布公司：ARM公司

目錄

·AXI的誕生·AXI的性能·AXI的特點·AXI的套用·市場格局

AXI的誕生

隨著SoC 設計複雜性的增加和CPU 處理能力的提升，匯流排結構會成為系統性能的瓶頸。在多處理器SoC 設計中，這種瓶頸現象更加明顯。綜合考慮成本、功耗和面積，SoC 設計中選用何種高效的匯流排結構是比較困難的，同時匯流排結構對系統所要求達到的性能又是非常重要的。

隨著下一代高性能 SoC 設計的需要，比如多處理器核、多重存儲器結構、DMA 控制器等，AMBA 需要新一代靈活性更強的匯流排結構，這就是AMBA 3.0 AXI 匯流排。AXI 是1999年發布的AMBA 2.0 的繼承和提升，是ARM 公司與其他的晶片製造商包括高通、東芝和愛立信等公司共同研發的。新協定的發布，為新一代高性能SoC 的設計鋪平了道路。

AXI的性能

AXI 能夠使SoC 以更小的面積、更低的功耗，獲得更加優異的性能。AXI 獲得如此優異性能的一個主要原因，就是它的單向通道體系結構。單向通道體系結構使得片上的信息流只以單方向傳輸，減少了延時。

選擇採用何種匯流排，我們要評估到底怎樣的匯流排頻率才能滿足我們的需求，而同時不會消耗過多的功耗和片上面積。ARM一直致力於以最低的成本和功耗追求更高的性能。這一努力已經通過連續一代又一代處理器核心的發布得到了實現，每一代新的處理器核心都會引入新的流水線設計、新的指令集以及新的高速快取結構。這促成了眾多創新移動產品的誕生，並且推動了ARM架構向性能、功耗以及成本之間的完美平衡發展。

AXI匯流排是一種多通道傳輸匯流排，將地址、讀數據、寫數據、握手信號在不同的通道中傳送，不同的訪問之間順序可以打亂，用BUSID來表示各個訪問的歸屬。主設備在沒有得到返回數據的情況下可發出多個讀寫操作。讀回的數據順序可以被打亂，同時還支持非對齊數據訪問。

AXI匯流排還定義了在進出低功耗節電模式前後的握手協定。規定如何通知進入低功耗模式，何時關斷時鐘，何時開啟時鐘，如何退出低功耗模式。這使得所有IP在進行功耗控制的設計時，有據可依，容易集成在統一的系統中。AXI與上一代匯流排AHB的主要性能比較見表1。

AXI的特點

單向通道體系結構。信息流只以單方向傳輸，簡化時鐘域間的橋接，減少門數量。當信號經過複雜的片上系統時，減少延時。

支持多項數據交換。通過並行執行猝發操作，極大地提高了數據吞吐能力，可在更短的時間內完成任務，在滿足高性能要求的同時，又減少了功耗。

獨立的地址和數據通道。地址和數據通道分開，能對每一個通道進行單獨最佳化，可以根據需要控制時序通道，將時鐘頻率提到最高，並將延時降到最低。

增強的靈活性。AXI技術擁有對稱的主從接口，無論在點對點或在多層系統中，都能十分方便地使用AXI技術。

AXI的套用

SoC系統中匯流排的選擇不僅要看其性能，還要看其套用範圍，更加重要的是，是否有足夠的IP核資源可供利用。為了加速基於AXI匯流排的套用設計，ARM最新發布了面向片內匯流排AXI的3種IP核心。分別為：二級快取控制電路L220、輸出AXI標準匯流排的工具PL300以及同步DRAM控制電路PL340。3種產品的供貨將加快AXI的普及步伐。3種產品均為可邏輯合成的軟核，支持ARM1156T2F-S、ARM1176JZF-S與MPCore三種CPU核心。

這些預先檢驗的AXI系統元件將協助研發者迅速針對內建ARM11系列處理器的SoC開發出高集成度的產品。AXI系統元件提供一條具備高效率的傳輸管道，從處理器連線快速快取、存儲控制器及外部存儲器。上述優勢使ARM11系列處理器即使搭配速度較慢的記憶體，也可以發揮出相當高的性能。由於CPU與晶片外部存儲器之間的通信已成為主要的性能瓶頸，因此設計人員將會視該項技術為極具價值的方案。

二級快取控制電路L220是面向ARM核心中首款支持二級快取的電路。二級快取除可用於個人電腦微處理器等一般用途外，還支持MIPS微處理器等。使用此次二級快取控制電路、同時配備256kB的二級快取時，MPEG-4的解碼處理所需的時間只相當於沒有配備二級快取時的一半。另外，256kB二級快取的面積採用台灣TSMC的130nm設計規格、為6mm2，成本大約為0.41美元（約合人民幣3.4元）。L220支持ARM的電源電壓與工作頻率控制技術“IEM”，可有效控制二級快取的電源電壓等。

PL300是一種可以生成具有任意數量主從設備的匯流排的工具。傳送速度在平均每層166MHz工作頻率下為1.3GB/秒。使用XML記述主從設備等的設定，就會生成相應匯流排的設計數據。同步DRAM控制電路PL340配備16位×64位寬的DDR接口。今後將支持DDR2與奇偶校驗。L220、PL300與PL340均已開始提供使用授權。只需在簽契約時支付授權費用，之後的生產中不必每枚晶片交納授權費用。

市場格局

市場上的套用產品基本都是基於 AMBA 2 AHB，基於AXI 和ARM11 的套用產品還比較少，但是AXI 的廣泛套用只是一個時間的問題。AXI 片上匯流排的推出，把SoC 的設計推向了一個新的台階，設計者可以更加方便快速的設計出高性能SoC。