清華大學積體電路學院長聘教授、博導，教育部長江學者特聘教授，國家級一流本科課程負責人。
1999年和2004年分別在清華電子工程系和微電子所獲得學士和博士學位。2004年留在清華微電子所任教，2006年~2017年分別在歐洲微電子中心、麻省理工學院、林肯大學、牛津大學進修與訪問。長期從事軟體定義晶片、硬體安全和密碼晶片、VLSI數位訊號處理等研究工作。發表高水平論文300餘篇、授權發明專利150餘項（美國專利20餘項）、撰寫著作9部、參與制定國家標準1項。擔任國際權威期刊《IEEE Circuits and Systems Magazine》副主編、中國工程院院刊《信息與電子工程前沿》執行副主編；密碼硬體頂級會議CHES、積體電路設計頂級會議ISSCC，及電子設計自動化頂級會議DAC的TPC委員，積體電路設計一流會議A-SSCC的TPC委員和大會主席等；中國密碼學會密碼晶片專委會副主任委員；ISO/IECJTC1/SC27國際標準註冊專家。關鍵技術在一系列國家重大工程中取得批量套用。獲國家技術發明二等獎、中國專利金獎、教育部技術發明一等獎、中國電子學會技術發明一等獎、世界網際網路大會15項世界網際網路領先科技成果等獎勵。
主持3門課，獲首批國家級一流本科課程、清華大學本科生精品課、北京市青年教師教學競賽一等獎、清華大學青年教師教學競賽一等獎、清華大學青年教師教學優勝獎、MOOC教學先鋒獎等多個教學獎勵，所負責的大規模網路開放課程（MOOC）入選首批教育部高校線上教學國際平台，並獲得清華大學“良師益友”稱號。
基本介紹
- 中文名：劉雷波
- 畢業院校：清華大學
- 職稱：教授
承擔科研項目,所授課程,個人榮譽,社會兼職,學術專著,近5年代表性論文,
承擔科研項目
2019年-2023年，承擔國家重點研發計畫項目“面向信息安全的動態可重構系統晶片關鍵技術研發”（項目總負責人）
2019年-2023年，承擔自然科學基金重點項目“動態可重構晶片關鍵技術”（項目總負責人）
2018年-2019年，承擔“核高基”重大專項課題“面向伺服器CPU熔斷和幽靈等硬體安全威脅的硬體檢測方案設計及晶片驗證”（課題總負責人）
2017年-2020年，承擔自然科學基金面上項目“動態局部重構密碼晶片抗物理攻擊關鍵技術研究”（項目負責人）
2016年-2018年，承擔英特爾國際合作重大項目“融合可重構計算和英特爾X86架構技術的新型通用CPU”（項目負責人）
2012年-2016年，承擔“十二五”863計畫重點項目“面向通用計算的可重構處理器關鍵技術研發”（項目首席專家）
2009年-2012年，“十一五”863計畫重點項目子課題“可重構PE和PE陣列的架構設計和IP核實現”（子課題負責人）
所授課程
積體電路基礎I（英文授課），課程號：30260163，本科生必修課，2018年起每個秋季學期授課
數字積體電路設計與分析（英文授課），課程號：40260173，本科生必修課，2005年起每個秋季學期授課
VLSI數位訊號處理，課程號：81020082，研究所選修課，2006-2012年，2017-至今，每個春季學期授課
數字積體電路設計與分析（英文授課），大規模線上課程（慕課），2015年秋季學期開始授課
個人榮譽
科研方面
2021年，中國電子學會技術發明一等獎
2018年，研究成果被世界網際網路大會評為全球領先科技成果
2018年，獲中國電子學會“優秀科技工作者”稱號
2017年，獲中國發明協會發明創業獎·人物獎
2015年，獲國家技術發明二等獎（第2完成人）
2015年，獲中國專利金獎（第1完成人）
2014年，獲教育部技術發明一等獎（第3完成人）
2014年，獲江西省科技進步二等獎（第4完成人）
教學方面
2023年，清華大學良師益友獎
2020年，主持國家級一流本科課程
2016年，獲MOOC教學先鋒獎
2012年，獲清華大學教學成果獎二等獎
2011年，獲第七屆北京青年教師教學基本功比賽一等獎
2011年，獲得廖凱原獎教金
2010年，獲清華大學青年教師教學優秀獎（清華面向青年教師設立的教學最高獎）
2010年，獲清華大學第四屆青年教師教學大賽一等獎
此外，自2010年起主持清華大學本科生精品課程“數字積體電路分析與設計”
社會兼職
IEEE A-SSCC (IEEE亞洲固態電路國際會議)
2008年~至今，任IEEE A-SSCC (亞洲固態電路會議)技術委員會 (TPC) 成員；
2023年，任IEEE A-SSCC (亞洲固態電路會議) 大會主席；
2016年，任IEEE A-SSCC (亞洲固態電路會議) STGA (Student TravelGrant Award) 分委會主席；
2015年，任IEEE A-SSCC (亞洲固態電路會議) 大會組委會主席；
2013年，任IEEE A-SSCC (亞洲固態電路會議) 技術委員會副主席。
DAC（電子設計自動化會議）
2017年~至今，任DAC(電子設計自動化會議) 技術委員會 (TPC) 成員。
IEEE CAS VSPC (IEEE電路系統學會視頻信號處理與通訊協會)
2016年~至今，任IEEE CAS VSPC(視頻信號處理與通訊協會)技術委員會 (TC) 成員。
中國密碼學會密碼晶片專業委員會
2018年~至今，任中國密碼學會密碼晶片專業委員會副主任委員，秘書長。
“IEEE Circuits and Systems Magazine”(IF=4.481)
擔任該期刊副主編。
中國工程院院刊-信息與電子工程前沿（“Frontiers of Information Technology & Electronic Engineering”，英文期刊）
擔任該期刊執行副主編，SCI 源刊。
ISO/IEC JTC1/SC27 國際標準註冊專家。
學術專著
2023年，《Software Defined Chips》(Volume I)，Springer出版社，作者：Shaojun Wei、Leibo Liu、Jianfeng Zhu、Chenchen Deng
2023年，《Software Defined Chips》(Volume II)，Springer出版社，作者：Leibo Liu、Shaojun Wei、Jianfeng Zhu、Chenchen Deng
2021年，《軟體定義晶片》（上冊），科學出版社，作者：魏少軍、劉雷波、朱建峰、鄧辰辰
2021年，《軟體定義晶片》（下冊），科學出版社，作者：劉雷波、魏少軍、朱建峰、鄧辰辰
2019年，《大規模MIMO 檢測算法VLSI架構——專用電路及動態重構實現》，科學出版社，作者：劉雷波、彭貴強、魏少軍
2019年，《Massive MIMO Detection Algorithm and VLSI Architecture》，Springer出版社，作者：Leibo Liu、Guiqiang Peng、Shaojun Wei
2018年，《Reconfigurable Cryptographic Processor》，Springer出版社，作者：Leibo Liu、Bo Wang、Shaojun Wei
2018年，《Approximate Arithmetic Circuits: Design and Evaluation》，Springer出版社，參與撰寫第一章
2018年，《積體電路產業全書》，電子工業出版社，參與撰寫第十章
2017年，《可重構計算密碼處理器》，科學出版社，作者：劉雷波、王博、魏少軍
2014年，《可重構計算》，科學出版社，作者：魏少軍、劉雷波、尹首一
近5年代表性論文
*表示為通訊作者。
期刊論文：
Yihong Zhu, W. Zhu, Y. Ouyang, J. Sun, Q. Zhao, M. Zhu, ... L. Liu*. “PQPU: A 4.4-$\mu $ J/Op 69.4-kOPS Agile Post-Quantum Crypto-Processor Across Multiple Mathematical Problems”,IEEE Journal of Solid-State Circuits(JSSC), 2024.
L. Liu, J. Zhu, Z. Li, Y. Lu, Y. Deng, J. Han, S. Yin, S. Wei, “A Survey of Coarse-Grained Reconfigurable Architecture and Design: Taxonomy, Challenges and Applications”, ACM Computing Surveys, 2019. DOI:10.1145/3357375
Yihong Zhu, Wenping Zhu, Chongyang Li, Min Zhu, Chenchen Deng, Chen Chen, Shuying Yin, Shouyi Yin, Shaojun Wei, Leibo Liu*. "RePQC: A 3.4-uJ/Op 48-kOPS Post-Quantum Crypto-Processor for Multiple-Mathematical Problems." IEEE Journal of Solid-State Circuits, 58(1) (2023): 124 - 140.
Jianfeng Zhu, Ao Luo, Guanhua Li, Bowei Zhang, Yong Wang, Gang Shan, Yi Li, Jianfeng Pan, Chenchen Deng, Shouyi Yin, Shaojun Wei, Leibo Liu*. "Jintide: Utilizing Low-Cost Reconfigurable External Monitors to Substantially Enhance Hardware Security of Large-Scale CPU Clusters",IEEE Journal of Solid-State Circuits, 56(8) (2021): 2585-2601.
Huiyu Mo, Wenping Zhu, Wenjing Hu, Qiang Li, Ang Li, Shouyi Yin, Shaojun Wei, Leibo Liu*. " A 12.1 TOPS/W Quantized Network Acceleration Processor with Effective-Weight-Based Convolution and Error-Compensation-Based Prediction ",IEEE Journal of Solid-State Circuits, 57(5) (2022): 1542-1557.
G. Peng,*L. Liu, S. Zhou, S. Yin, S. Wei. "A 2.92 Gbps/W and 0.43 Gbps/MG Flexible and Scalable CGRA-Based Baseband Processor for Massive MIMO Detection."IEEEJournal of Solid State Circuits(JSSC), 2019. DOI：10.1109/JSSC. 2019.2952839 [In Press]
P. Wang,*L. Liu, S. Zhou, G. Peng, S. Yin, S. Wei. "Near-Optimal MIMO-SCMA Uplink Detection with Low-Complexity Expectation Propagation."IEEETransactions on Wireless Communications(TWC),2019. DOI:10.1109/TWC. 2019.2950314[In Press]
H.Jiang, F. J. H. Santiago, H. Mo, L. Liu*, J. Han, “ Approximate Arithmetic Circuits: A Survey, Characterization, and RecentApplications”, Proceedings of the IEEE. DOI: 10.1109/JPROC.2020.3006451
B. Wang, *L. Liu, C. Deng, M. Zhu, S. Yin, Z. Zhou, S. Wei, “Exploration of Benes Network in Cryptographic Processors: A Random Infection Countermeasure for Block Ciphers Against Fault Attacks,” IEEE Transactions on Information Forensics and Security (TIFS), vol. 12, no. 2, pp. 309-322, Feb. 2017. DOI: 10.1109/TIFS.2016.2612638.
B. Wang, *L. Liu, C. Deng, M. Zhu, S. Yin, S. Wei, “Against Double Fault Attacks: Injection Effort Model, Space and Time Randomization Based Countermeasures for Reconfigurable Array Architecture,” IEEE Transactions on Information Forensics and Security (TIFS), vol. 11, no. 6, pp. 1151-1164, 2016. DOI: 10.1109/TIFS.2016.2518130.
會議論文：
Yihong Zhu, Wenping Zhu, Yi Ouyang, Junwen Sun, Min Zhu, Qi Zhao, Jinjiang Yang, Chen Chen, Qichao Tao, Guang Yang, Aoyang Zhang, Shaojun Wei, Leibo Liu*. “A 28nm 69.4kOPS 4.4μJ/Op Versatile Post-Quantum Crypto-Processor Across Multiple Mathematical Problems,” 2024 IEEE Journal of Solid-State Circuits (ISSCC), San Francisco, CA, USA.
C. Zhao, H. Zhao, J. Liu, B. Yang, W. Zhu, S. Yin, ... L. Liu*. “Breaking Ground: A New Area Record for Low-Latency First-Order Masked SHA-3: Advancing from the 4x Area Era to the 3x Area Era”.IACR Transactions on Cryptographic Hardware and Embedded Systems (CHES 2024), 2024(4), 231-257.
Y. Zhang, D. Chen, G. Zeng, J. Zhu, Z. Li, L. Chen, ... L. Liu*. “Harp: Leveraging Quasi-Sequential Characteristics to Accelerate Sequence-to-Graph Mapping of Long Reads”. 29th ACM International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS 2024), Volume 3 (pp. 512-527).
X. Chen, B. Yang, J. Zhu, J. Liu, S. Yin, G. Yang, L. Liu*. “UpWB: An Uncoupled Architecture Design for White-box Cryptography Using Vectorized Montgomery Multiplication”. IACR Transactions on Cryptographic Hardware and Embedded Systems (CHES 2024), 2024(2), 677-713.
J. Liu, C. Zhao, S. Peng, B. Yang, H. Zhao, X. Han, ... L. Liu*. “A Low-Latency High-Order Arithmetic to Boolean Masking Conversion”. IACR Transactions on Cryptographic Hardware and Embedded Systems (CHES 2024), 2024(2), 630-653.
D. Chen, T. Zhang, Y. Huang, J. Zhu, Y. Liu, P. Gou, ... L. Liu*. “Orinoco: Ordered Issue and Unordered Commit with Non-Collapsible Queues”. the 50th Annual International Symposium on Computer Architecture（2023）pp. 1-14.
X. Kong, Y. Huang, J. Zhu, X. Man, Y. Liu, C. Feng, ... L. Liu*. “Mapzero: Mapping for coarse-grained reconfigurable architectures with reinforcement learning and monte-carlo tree search”. the 50th Annual International Symposium on Computer Architecture（2023）pp. 1-14.
Y. Wu, J. Zhu, W. Wei, L. Chen, L. Wang, S. Wei, L. Liu*. “Shogun: A Task Scheduling Framework for Graph Mining Accelerators.” the 50th Annual International Symposium on Computer Architecture（2023）pp. 1-14.
S. Su, B.Yang, V. Rožić, M. Yang, M. Zhu, S. Wei, L. Liu*. “A Closer Look at the Chaotic Ring Oscillators based TRNG Design”.IACR Transactions on Cryptographic Hardware and Embedded Systems (CHES 2023), 381-417.
Y. Huang, L. Kong, D. Chen, Z. Chen, X. Kong, J. Zhu, ... L. Liu*. “CASA: An Energy-Efficient and High-Speed CAM-based SMEM Seeding Accelerator for Genome Alignment”. the 56th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO 2023). pp. 1423-1436.
Yihong Zhu, Wenping Zhu, Min Zhu, Chongyang Li, Chenchen Deng, Chen Chen, Shuying Yin, Shouyi Yin, Shaojun Wei, Leibo Liu*. A 28nm 48KOPS 3.4μJ/Op Agile Crypto-Processor for Post-Quantum Cryptography on Multi-Mathematical Problems，2022 IEEE International Solid- State Circuits Conference (ISSCC), San Francisco, CA, USA.
X. Man, J. Zhu, G. Song, S. Yin, S. Wei, L. Liu*, "CaSMap: Agile Mapper for Reconfigurable Spatial Architectures by Automatically Clustering Intermediate Representations and Scatering Mapping Process"，2022 ACM/IEEE 49th Annual International Symposium on Computer Architecture (ISCA), Online.
Huiyu Mo, Wenping Zhu, Wenjing Hu, Guangbin Wang, Qiang Li, Ang Li, Shouyi Yin, Shaojun Wei, Leibo Liu*. "A 28nm 12.1TOPS/W Dual-Mode CNN Processor Using Effective-Weight-Based Convolution and Error-Compensation-Based Prediction",2021 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA, USA.
Y.Yang, Z. Li, Y. Deng, Z. Liu, S. Yin, S. Wei, L. Liu*, "GraphABCD: Scaling Out Graph Analytics withAsynchronous Block Coordinate Descent", In 2020 ACM/IEEE 47th AnnualInternational Symposium on Computer Architecture (ISCA), 2020.
D.Chen, Z. Li, T. Xiong, Z. Liu, J. Yang, S. Yin, S. Wei, L. Liu*, “CATCAM: Constant-time Alteration Ternary CAM withScalable In-Memory Architecture”, In The 53nd Annual IEEE/ACMInternational Symposium on Microarchitecture (MICRO-53), October17-21, 2020.
H.Mo, L. Liu*, W. Hu, W.Zhu, Q. Li, A. Li, S. Yin, J. Chen, X. Jiang, S, Wei, “TFE: Energy-efficient Transferred Filter-based Engine to Compressand Accelerate Convolutional Neural Networks”, In The 53nd Annual IEEE/ACM InternationalSymposium on Microarchitecture (MICRO-53), October 17-21, 2020.
N. Zhang, B. Yang, C. Chen, S. Yin, S. Wei, L. Liu*, "Highly Efficient Architecture of NewHope-NIST on FPGA using Low-Complexity NTT/INTT", Conference on Cryptographic Hardware and Embedded Systems, (CHES 2020), Beijing, China, 14-17, September, 2020.
L. Wang, L. Liu*, X. Wang, J. Han, C. Deng, S. Wei, “CDRing: ReconfigurableRing Architecture by Exploiting Cycle Decomposition of Torus Topology”, Proceedingsof the 57th Annual Design Automation Conference (DAC). 2020
L. Liu, A. Luo, G. Li, J. Zhu, Y. Wang, G. Shan, J. Pan, S. Yin, S. Wei. “Jintide: A Hardware Security Enhanced Server CPU with Xeon Cores under Runtime Surveillance by an In-Package Dynamically Reconfigurable Computing Processor”. 31st Hot Chips: A Symposium on High Performance Chips( Hot Chips 2019), Stanford, Palo Alto, CA, USA, 18-20, August, 2019
Z. Li,*L. Liu, Y. Deng, J. Wang, Z. Liu, S. Yin, S. Wei. "FPGA-Accelerated Optimistic Concurrency Control for Transactional Memory". In The 52nd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO-52), October 12-16, 2019, Columbus, OH, USA.
X. Man, *L. Liu, J. Zhu, S. Wei. “A General Pattern-Based Dynamic Compilation Framework for Coarse-Grained Reconfigurable Architectures”. 2019 56th ACM/ESDA/IEEE Design Automation Conference (DAC), Las Vegas, Nevada, USA, 2-7, June 2019, 1- 6
H. Mo, *L. Liu, W. Zhu, Q. Li, H. Liu, W. Hu, Y. Wang, S. Wei. “A 1.17 TOPS/W, 150fps Accelerator for Multi-Face Detection and Alignment”. 2019 56th ACM/ESDA/IEEE Design Automation Conference (DAC), Las Vegas, Nevada, USA, 2-7, June 2019, 1- 6
H. Liu, *L. Liu, W. Zhu, Q. Li, H. Mo, S. Wei. “L-MPC: A LUT based Multi-Level Prediction-Correction Architecture for Accelerating Binary-Weight Hourglass Network”. 2019 56th ACM/ESDA/IEEE Design Automation Conference (DAC), Las Vegas, Nevada, USA, 2-7, June 2019, 1-6(Accepted)
Z. Li,*L. Liu, Y. Deng, S. Yin, Y. Wang, S. Wei, “Aggressive Parallelization of Irregular Applications on Reconfigurable Hardware,”in the 44thInternational Symposium on Computer Architecture (ISCA), Toronto, Canada ,June，2017, pp. 575-586. DOI: 10.1145/3140659.3080228
Q. Wang,*L. Liu, W. Zhu, H. Mo, C. Deng, S. Wei, “A 700fps Optimized Coarse-to-Fine Shape Searching Based Hardware Accelerator for Face Alignment,”in the 54th Annual Design Automation Conference (DAC 2017),Austin, TX, USA, June 2017, pp.57-57.DOI: 10.1145/3061639.3062182[Best Paper Nomination].
Y. Lu,*L. Liu, Y. Deng, J. Weng, Z. Li, C. Deng and S. Wei, “Minimizing Pipeline Stalls in Distributed-Controlled Coarse-Grained Reconfigurable Arrays with Triggered Instruction Issue and Execution,”inthe 54th Annual Design Automation Conference (DAC 2017), Austin, TX, USA, June, 2017, pp.71-71. DOI: 10.1145/3061639.3062284.
C. Yang, *L. Liu, S. Yin, and S. Wei, “Data cache prefetching via context directed pattern matching for coarse-grained reconfigurable arrays,” in the 53rd Annual Design Automation Conference (DAC 2016), Austin, TX, United States, June， 2016, pp. 1-6. DOI: 10.1145/2897937.2898001.
J. Wang,*L. Liu, J. Zhu, S. Yin, S. Wei, “Acceleration of control flows on Reconfigurable Architecture with a composite method,”inthe 52rd Annual Design Automation Conference(DAC 2015), San Francisco, CA, USA, Jun. 2015, pp. 1-6, DOI: 10.1145/2744769.2744789.
G. Jiang, *L. Liu, W. Zhu, S. Yin, S. Wei, “A 127 fps in full HD accelerator based on optimized AKAZE with efficiency and effectiveness for image feature extraction,” in the 52rd Annual Design Automation Conference(DAC 2015), San Francisco, CA, USA, Jun. 2015, pp. 1-6. DOI:10.1145/2744769.2744772
